SOC FPGA论坛首页-ChipDebug-第2页

SOC FPGA论坛首页-ChipDebug-第2页

等级-LV4-ChipDebug

2年前更新412次阅读

可以在各种FPGA上运行的开源逻辑分析仪

该帖子部分内容已隐藏

FPGA开源项目

3

等级-LV2-ChipDebug

3年前更新658次阅读

IP核讲解DMA/Bridge Subsystem for PCI Express（一）

一、基本介绍赛灵思7系列的FPGA都支持PCIe(Integrated Root Port and Endpoint)，Artix™-7支持Gen2x4的IP配置，Kintex™-7 和 V...

IP核讲解DMA/Bridge Subsystem for PCI Express（一）-ChipDebug

IP核讲解DMA/Bridge Subsystem for PCI Express（一）-ChipDebug

IP核讲解DMA/Bridge Subsystem for PCI Express（一）-ChipDebug

FPGA常见问题

3

等级-LV2-ChipDebug

3年前更新219次阅读

缩短Vivado编译时间（2）：使用增量布局布线

Vivado的增量编译包括增量综合和增量布局布线，通常建议二者同时使用，以有效降低编译时间。下图展示了增量编译对整体编译时间的...

缩短Vivado编译时间（2）：使用增量布局布线-ChipDebug

缩短Vivado编译时间（2）：使用增量布局布线-ChipDebug

缩短Vivado编译时间（2）：使用增量布局布线-ChipDebug

+3

缩短Vivado编译时间（2）：使用增量布局布线-ChipDebug

3

等级-LV3-ChipDebug

2年前更新224次阅读

verilog教程(0) ——为什么PotatoPie的例程选择verilog而不是VHDL？

当前业界的硬件描述语言中主要有VHDL 和Verilog HDL还有SystemVerilog，FPGA和ASIC设计使用前两者居多，SystemVerilog用于ASIC的设计居多。Verilog HDL 语言在全球范围具有广泛的用户群，具有超过 80%的行业覆盖率。在美国，使用 Verilog HDL 进行设计的工程...

3

等级-LV2-ChipDebug

2年前发布45次阅读

已解决安装好FD软件后，菜单栏没有AnlogicTools –> Create Mif

安装好FD软件后，菜单栏没有AnlogicTools –> Create Mif-ChipDebug

3

等级-LV2-ChipDebug

7个月前发布101次阅读

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具

前言
最近发现了一款非常强大的 EDA 开发工具，它甚至有些颠覆我对RTL开发Flow的认知。国产EDA 工具能达到这样的水准，实在令人...

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具-ChipDebug

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具-ChipDebug

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具-ChipDebug

+19

EDA工具链：一款颠覆认知的FPGA或数字IC开源开发工具-ChipDebug

3

等级-LV2-ChipDebug

2年前更新1611次阅读

I3C协议讲解及其Verilog代码

该帖子部分内容已隐藏

2

等级-LV4-ChipDebug

3年前更新549次阅读

Quartus IP核破解及相关IP核代码

altera 提供了很多的IP核，在开发FPGA项目时候可以大大提高效率，但是网上的证书只有NIOS II 的授权。如何获取全部授权呢？
其实很简单，打开license.DAT
应该是这样：
FEATURE quartus alterad 2037.12 permanent uncounted 385FB2185EE1

2

等级-LV2-ChipDebug

3年前更新253次阅读

FPGA极易入门教程—-工具篇（2）Quartus II 的在线调试工具 In-System Sources and Probes（ISSP）

1、什么是ISSP？ISSP有什么用？
Quartus II提供了In-System Sources and Probes Editor调试工具，通过JTAG接口使用该工具可以驱...

FPGA极易入门教程----工具篇（2）Quartus II 的在线调试工具 In-System Sources and Probes（ISSP）-ChipDebug

FPGA极易入门教程----工具篇（2）Quartus II 的在线调试工具 In-System Sources and Probes（ISSP）-ChipDebug

FPGA极易入门教程----工具篇（2）Quartus II 的在线调试工具 In-System Sources and Probes（ISSP）-ChipDebug

+9

FPGA极易入门教程----工具篇（2）Quartus II 的在线调试工具 In-System Sources and Probes（ISSP）-ChipDebug

2

等级-LV2-ChipDebug

3年前更新2946次阅读

精Verdi用法小结

分享一篇好的verdi教程，文末附本文PDF链接。前言Verdi是一个功能强大的debug工具，可以配合不同的仿真软件进行debug，很多企业...

Verdi用法小结-ChipDebug

Verdi用法小结-ChipDebug

Verdi用法小结-ChipDebug

+135

Verdi用法小结-ChipDebug

2

等级-LV3-ChipDebug

3年前更新1846次阅读

安路TangDynasty(TD)中进行时序约束的两种方法

GUI界面设置时序约束
GUI界面约束方法相对较易入门，但相比于后面提到的文本约束方法而言不够灵活，功能也不够强大。
有两种方式...

安路TangDynasty(TD)中进行时序约束的两种方法-ChipDebug

安路TangDynasty(TD)中进行时序约束的两种方法-ChipDebug

安路TangDynasty(TD)中进行时序约束的两种方法-ChipDebug

+28

安路TangDynasty(TD)中进行时序约束的两种方法-ChipDebug

2

等级-LV1-ChipDebug

3年前发布173次阅读

提问Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？

（[Synth 8-502] non-constant real-valued expression is not supported ）这是报错类型，百度上找不到方法解决。
后来删掉又仿...

Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？-ChipDebug

Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？-ChipDebug

Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？-ChipDebug

+1

Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错，用的Vivado，说是必须使用实际值，但我都赋值好了啊？-ChipDebug

2

等级-LV3-ChipDebug

2年前更新768次阅读

PotatoPie 2.1/3.0 教程(0) TD软件的安装和AL-Link mini 下载器的驱动安装

TD软件的安装和license授权TD软件下载Windows 64位版本海外的朋友，可以从本站下载：Windows 32位版本Linux版本本开发板不推荐TD5，因为TD4.6.7又小又快又稳，所以例程都是适配的TD4.6.7，如果你确实需要TD5，请到这里下载https://chipdebug.com/forum-post/5...

2

等级-LV1-ChipDebug

3年前更新183次阅读

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）

01TMDS编码规则
TMDS是最小化差分传输的简称，实际上就是一种编码规则，主要是适用于HDMI接口、DVI接口的视频图像编码。TMDS编码...

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）-ChipDebug

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）-ChipDebug

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）-ChipDebug

+16

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）-ChipDebug

FPGA常见问题

2

等级-LV3-ChipDebug

3年前更新132次阅读

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动

1.实验说明
1.1管脚说明
本实验需要连接数码管模块，本实验以PotatoPie 3.0为例，PotatoPie 2.1只是绑定的管脚不一样请参考工程...

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动-ChipDebug

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动-ChipDebug

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动-ChipDebug

+19

PotatoPie 2.1/3.0 教程(12) —— 实验11 FPGA实现TM1637数码管显示模块驱动-ChipDebug

2

等级-LV3-ChipDebug

2年前更新4131次阅读

全网最完整易理解的R-2R DAC原理分析

R/2R DAC 与 R/2nR DAC的电压模式二进制加权电阻DAC是教材中常用的最简单DAC示例。然而，该DAC本身不具单调性，而且实际上难以成...

全网最完整易理解的R-2R DAC原理分析-ChipDebug

全网最完整易理解的R-2R DAC原理分析-ChipDebug

全网最完整易理解的R-2R DAC原理分析-ChipDebug

+10

全网最完整易理解的R-2R DAC原理分析-ChipDebug

2

等级-LV2-ChipDebug

2年前更新249次阅读

notepad++配置verilog环境可直接编译检查语法错误

分享一个notepad++配置verilog环境，支持检查语法错误。1、安装nppecc的插件，安装教程如下：https://jingyan.baidu.com/article/f71d6037db3bc75bb741d147.html2、打开 NppExec插件（按 F6），输入这段代码cmd /k cd "$(CURRENT_DIRECTORY)" & vlog.exe ...

2

等级-LV3-ChipDebug

2年前更新95次阅读

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动

1.实验说明1.1管脚说明本实验需要连接数码管模块，本实验以PotatoPie 3.0为例，PotatoPie 2.1只是绑定的管脚不一样请参考工程，...

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动-ChipDebug

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动-ChipDebug

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动-ChipDebug

+18

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动-ChipDebug

2

等级-LV3-ChipDebug

2年前更新490次阅读

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍

板载接口介绍左边的有JTAG标识的TypeC口是板载下载器板子上面部分的有UART标识的TypeC口就是USB转串口.上部的CAMERA标识的是摄像...

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

+6

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

2

等级-LV3-ChipDebug

2年前更新182次阅读

verilog教程(1) —— verilog进行FPGA设计的基本概念

Verilog HDL 语言的描述层级Verilog HDL 语言描述能力综述使用 Verilog HDL 语言可以从 3 个描述级别的 5 个抽象层次等不同层次...

verilog教程(1) —— verilog进行FPGA设计的基本概念-ChipDebug

verilog教程(1) —— verilog进行FPGA设计的基本概念-ChipDebug

2

等级-LV3-ChipDebug

2年前更新160次阅读

PotatoPie V4.0 入门教程(8)——为什么我们的图像算法教程优先提供python代码而不是matlab代码？

不选择matlab的理由：美国禁止中国高校使用MATLAB，将中国的 33 个机构、公司甚至大学列入其中。不排除将来会有更多的实体和公司被列入禁用名单。matlab需要售权，且售权费用昂贵。matlab太臃肿了，我其实不需要使用那么多功能，却要占用我不少硬盘空间。matl...

2

等级-LV3-ChipDebug

2年前发布17次阅读

QT5.15.14 MSVC2019 静态编译

修改confMT版本编译（本篇幅着重MD静态编译版本，MT编译按照如下修改进行编译）：打开源码目录 qtbase\mkspecs\common\msvc-desktop.conf将 QMAKE_CFLAGS_XXXXXXX 中的MD 、MDd 替换为MT 、MTd配置库configure.bat -static -prefix "D:\Qt\qt5.15.14_static__...

2

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前更新600次阅读

精易灵思LVDS用法

这里以钛金的LVDS为例。LVDS RX 时钟选择LVDS时钟的接收要连接名字为GPIOx_P_y_PLLINz名字的差分对，这样的管脚直接驱动PLL，产...

易灵思LVDS用法-ChipDebug

易灵思LVDS用法-ChipDebug

易灵思LVDS用法-ChipDebug

+11

易灵思LVDS用法-ChipDebug

易灵思(Elitestek)

2

等级-LV1-ChipDebug

2年前发布79次阅读

提问Lattice FPGA下载程序到Flash中遇到问题

在使用Lattice FPGA通过JATG将程序下载到Flash中时，出现下面这个报错，是什么原因呢？在下载之前已经对ram进行擦除了，擦除成功...

Lattice FPGA下载程序到Flash中遇到问题-ChipDebug

Lattice-莱迪斯

2

等级-LV1-ChipDebug

2年前更新250次阅读

已解决安路FPGA使用JTAG下载比特流固件出错

基于PotatoPie V4.3开发板，设计了一个板子，然后使用FPGA下载器给FPGA下载比特流文档，出现错误，如下：图1我的板子JTAG仿真...

安路FPGA使用JTAG下载比特流固件出错-ChipDebug

安路FPGA使用JTAG下载比特流固件出错-ChipDebug

安路FPGA使用JTAG下载比特流固件出错-ChipDebug

2

等级-LV2-ChipDebug

4年前更新3361次阅读

精FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享

FPGA RGMII GMII MII接口以太网通讯之以太网简介以太网是一种产生较早，使用相当广泛的局域网。其最初是由Xerox（施乐）公司创建...

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

+19

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享-ChipDebug

2

等级-LV2-ChipDebug

4年前更新38次阅读

上传个老物件，82c54的cpld/FPGA实现源码及设计文档

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

2

等级-LV2-ChipDebug

3年前更新327次阅读

FPGA轻松实现高分辨率DDS的verilog源码分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

2

等级-LV2-ChipDebug

4年前更新84次阅读

发个quartus prime pro 的license

该帖子内容已隐藏，请登录后查看

登录后继续查看

2

等级-LV2-ChipDebug

4年前更新159次阅读

Intel Altera 开发工具 Quartus_21.2专业版破解器

仅作学习之用，版权（是的，你没听错）归题图所有。

Intel Altera 开发工具 Quartus_21.2专业版破解器-ChipDebug

2

上一页 123 4…1068 下一页跳转