SOC FPGA论坛首页-ChipDebug-第493页

SOC FPGA论坛首页-ChipDebug-第493页

等级-LV4-ChipDebug

4年前更新11次阅读

PCIe V1.1/V2.1/V3.0 Changes Overview

PCIe 本文将简要地介绍PCIe V1.1相对于V1.0a的主要更新，V2.1相对于V2.0的主要更新，V3.0相对于V2.1的主要更新。主要参考资料来自于Mi...

PCIe V1.1/V2.1/V3.0 Changes Overview-ChipDebug

PCIe V1.1/V2.1/V3.0 Changes Overview-ChipDebug

FPGA CPLD资料源码分享

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新11次阅读

深圳、惠州三大半导体厂停产！或影响在华40%销售额

导语：日前，一份新加坡半导体设备大厂ASMPT深圳子公司（深圳先进微电子等3家）停产停工通告流出，无独有偶，ASMPT的母公司荷兰A...

深圳、惠州三大半导体厂停产！或影响在华40%销售额-ChipDebug

深圳、惠州三大半导体厂停产！或影响在华40%销售额-ChipDebug

深圳、惠州三大半导体厂停产！或影响在华40%销售额-ChipDebug

深圳、惠州三大半导体厂停产！或影响在华40%销售额-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新11次阅读

全球领先的芯片制造商警告！

闪存名企铠侠副董事长警告对华“脱钩”：代价高昂！英国《金融时报》30日报道称，全球领先的芯片制造商之一铠侠警告称，中美紧...

全球领先的芯片制造商警告！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新11次阅读

中国投资人，决胜半导体

导读THECAPITAL“美国想通过制裁掌控从上游设计到中下游生产与封测全产业链，只是一厢情愿。” 一张禁令，引发中国半导体行业的整体震动。 10月7日，美国商务部推出《出口管制条例》，除了涉及芯片和芯片制造技术的出口限制外，还提及禁止美国人支持中国先...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新11次阅读

突发！台积电大砍供应链订单，最多高达50%

导语：半导体行业正在出现戏剧性的一幕，过去两年各种缺货、涨价的牛气不再，现在业界担心的是各种砍单，贵为晶圆代工一哥的台积...

突发！台积电大砍供应链订单，最多高达50%-ChipDebug

突发！台积电大砍供应链订单，最多高达50%-ChipDebug

突发！台积电大砍供应链订单，最多高达50%-ChipDebug

突发！台积电大砍供应链订单，最多高达50%-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新11次阅读

半导体设备巨头市值暴跌

在经济萧条的2022年，半导体设备厂商的日子远没有表面那么光鲜亮丽。
）
都说“卖铲人才是真正会淘金的人”，在如今这个一众芯片...

半导体设备巨头市值暴跌-ChipDebug

半导体设备巨头市值暴跌-ChipDebug

半导体设备巨头市值暴跌-ChipDebug

半导体设备巨头市值暴跌-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新11次阅读

Xilinx、Intel、Lattice 三款最新发布FPGA对比

在过去的一个月中，FPGA市场蓬勃发展。在本文中，我们将简要研究Xilinx，Intel和Lattice的三款最新发布的FPGA。这些FPGA中的每...

Xilinx、Intel、Lattice 三款最新发布FPGA对比-ChipDebug

Xilinx、Intel、Lattice 三款最新发布FPGA对比-ChipDebug

Xilinx、Intel、Lattice 三款最新发布FPGA对比-ChipDebug

+1

Xilinx、Intel、Lattice 三款最新发布FPGA对比-ChipDebug

FPGA新闻资讯

评分

等级-LV2-ChipDebug

4年前更新11次阅读

Constraint I/O Delay

About Constraining I/O Delay
为了精确对外部时序进行建模，必须要给出input和output端口的时序信息。因为Vivado仅能给出FPGA内部的时序信息，所以工程师需要用以下命令具体指出FPGA外部的时序延迟信息。
• set_input_delay
• set_output_delay

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新11次阅读

聚创新之势，英特尔以领先技术和生态加速FPGA发展

今日，以“加速，让创新有迹可循”为主题的2022英特尔®FPGA中国技术周于线上拉开帷幕。期间，英特尔披露了其最新推出的基于Inte...

聚创新之势，英特尔以领先技术和生态加速FPGA发展-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新11次阅读

FPGA结构(1)

FPGA
结构
设计能够成功的关键是要对FPGA结构、功能、可用资源和局限性有一个很好的了解。本则将以Xilinx Virtex-6系列为例，简...

FPGA结构(1)-ChipDebug

FPGA结构(1)-ChipDebug

FPGA结构(1)-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新11次阅读

FPGA时钟系统的移植

ASIC 和FPGA芯片的内核之间最大的不同莫过于时钟结构。ASIC设计需要采用诸如时钟树综合、时钟延迟匹配等方式对整个时钟结构进行...

FPGA时钟系统的移植-ChipDebug

FPGA时钟系统的移植-ChipDebug

FPGA时钟系统的移植-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新11次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(11)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的设计步骤。P40D...

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(11)-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新11次阅读

关于FPGA CPU设计的一些心得体会

最近在设计cpu，是基于mips32指令的体系。设计的很头疼，但是花了时间后发现其实还是蛮有趣的，而且还有一些技巧在里面，今天我就分享出来。1.首先要把CPU放到最大化角度来看待这个问题:2.0版本中,CPU可以用更小、更轻量级的方式去处理它们之间的关系;3.1版本...

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新11次阅读

FPGA：数字电路简介

文章目录数字电路的历史电子管时代晶体管时代半导体集成电路IC 时代 IC的发展阶段 EDA (Electronics Design Automation) 技...

FPGA：数字电路简介-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新11次阅读

亿灵思软件使用指南（二）工程创建

本视频演示了使用亿灵思软件进行工程创建、源文件添加、IP添加、逻辑综合、管脚约束、布局布线、码流生成和编程下载的全流程操作过程，指导开发人员快速上手使用亿灵思软件。

中科亿海微(ehiway)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前更新11次阅读

stderr “java”不是内部或外部命令

安装java8，完成后软件重启java8链接如下：https://www.java.com/en/download/manual.jsp

stderr "java"不是内部或外部命令-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

9个月前更新11次阅读

Allegro进行DRC检查如何定位坐标

1.进行DRC检查2.可以看到出问题的坐标，但是由于没有元器件，所以不知道具体位置在哪，可以先选择Add line，然后输入坐标即可定...

Allegro进行DRC检查如何定位坐标-ChipDebug

Allegro进行DRC检查如何定位坐标-ChipDebug

Allegro进行DRC检查如何定位坐标-ChipDebug

评分

等级-LV2-ChipDebug

4个月前发布11次阅读

深入理解USB2.0通信协议——解读USB报文的神秘语言！

导言上一节我们详细讨论了USB的比特级编解码，本章将以此为基础，进一步介绍USB字段及包的格式。USB包的构成是一个逐层的过程，...

深入理解USB2.0通信协议——解读USB报文的神秘语言！-ChipDebug

深入理解USB2.0通信协议——解读USB报文的神秘语言！-ChipDebug

深入理解USB2.0通信协议——解读USB报文的神秘语言！-ChipDebug

+17

深入理解USB2.0通信协议——解读USB报文的神秘语言！-ChipDebug

评分

等级-LV1-ChipDebug

3个月前更新11次阅读

VMware虚拟机中安装win10步骤及所遇到的问题

虚拟机中安装win10所遇到的2个主要问题：
没有可用的映像
对于这个问题主要是因为你在选择镜像时，选择的是第一项或者第二项，导...

VMware虚拟机中安装win10步骤及所遇到的问题-ChipDebug

VMware虚拟机中安装win10步骤及所遇到的问题-ChipDebug

VMware虚拟机中安装win10步骤及所遇到的问题-ChipDebug

+9

VMware虚拟机中安装win10步骤及所遇到的问题-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新10次阅读

PCIe扫盲——PCIe演进方向？CCIX简介

PCIe 摩尔定律逐渐降速，业界需要一同寻找提升计算性能、同时保持低功耗的方法。CCIX联盟的成立旨在实现一种新型互联，专注于新兴的加...

PCIe扫盲——PCIe演进方向？CCIX简介-ChipDebug

PCIe扫盲——PCIe演进方向？CCIX简介-ChipDebug

PCIe扫盲——PCIe演进方向？CCIX简介-ChipDebug

+1

PCIe扫盲——PCIe演进方向？CCIX简介-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新10次阅读

特斯拉、比亚迪先后在济南成立半导体公司

近日，特斯拉和比亚迪先后在山东济南成立半导体公司。比亚迪半导体在济南成立半导体技术公司 10月27日，济南比亚迪半导体技术有限公司成立，注册资本为5000万元。公司经营范围包括集成电路芯片设计及服务；集成电路芯片及产品销售；信息系统集成服务；安...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新10次阅读

全球芯片销售三年首降！韩企遇困，日企逆涨

芯片库存居高不下，产量进一步下滑。芯东西11月1日消息，据彭博社报道，全球芯片销售自2020年初以来首次收缩，这对高度适应半导...

全球芯片销售三年首降！韩企遇困，日企逆涨-ChipDebug

全球芯片销售三年首降！韩企遇困，日企逆涨-ChipDebug

全球芯片销售三年首降！韩企遇困，日企逆涨-ChipDebug

+5

全球芯片销售三年首降！韩企遇困，日企逆涨-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新10次阅读

ARM起诉高通，给中国企业什么警示

// 作者 |铁流前言2022年8月底，ARM在美国特拉华州的地区法院起诉高通，指控高通公司未经许可使用ARM的知识产权。此案源于高通2...

ARM起诉高通，给中国企业什么警示-ChipDebug

ARM起诉高通，给中国企业什么警示-ChipDebug

ARM起诉高通，给中国企业什么警示-ChipDebug

FPGA新闻资讯

评分

等级-LV2-ChipDebug

4年前更新10次阅读

PCIe架构概述（五）

物理层
概述
物理层是PCIe的最低层次，TLP和DLLP类型的数据包都从数据链路层转发到物理层，以通过链路进行传输，然后转发到接收...

PCIe架构概述（五）-ChipDebug

PCIe架构概述（五）-ChipDebug

PCIe架构概述（五）-ChipDebug

+2

PCIe架构概述（五）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新10次阅读

AMD Xilinx 亮相 2022 中国国际通信博览会

加速 5G-A/6G 的网络创新与商业成功 AMD Xilinx 为网络中的有线和无线网络设备提供了可靠的可编程器件。得益于 FPGA 产...

AMD Xilinx 亮相 2022 中国国际通信博览会-ChipDebug

AMD Xilinx 亮相 2022 中国国际通信博览会-ChipDebug

AMD Xilinx 亮相 2022 中国国际通信博览会-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新10次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(8)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的一般设计指南和...

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(8)-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新10次阅读

FPGA知识汇集-值得收藏的Verilog代码风格2

05 使用可变的比特范围选择部分选择位宽时，可用如下的方法：先定义一个范围起点，然后增加或减小一个常量值。如下为使用可变的比特范围选择示例。wire[31:0] part_sel_in,reg[0:31] part_sel_outassign part_ sel_out(24 +:8] = part. sel in[7-: 8];assign...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新10次阅读

verilog中的 & 运算符作为单目运算符时使用

module test( input [2:0] a, output[2:0] b ); assign b = &a;
endmodule 在上述代码中assign b = &a实际上等效于...

verilog中的 & 运算符作为单目运算符时使用-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前发布10次阅读

A7中芯片中的内置的ADC模块如何关闭

评分

等级-LV3-ChipDebug

2年前发布10次阅读

PotatoPie V4.0的LED按键与数码管三合一模块TIM1638的verilog驱动程序

驱动器模块本身仅处理线路上的时序和通信，用户可以完全控制所有寄存器和输入来控制显示模块本身。它支持读和写操作，这意味着...

PotatoPie V4.0的LED按键与数码管三合一模块TIM1638的verilog驱动程序-ChipDebug

PotatoPie V4.0的LED按键与数码管三合一模块TIM1638的verilog驱动程序-ChipDebug

评分

上一页 1…491 492493494 495…1068 下一页跳转