首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
Poison
2年前更新
1860次阅读
关注
I3C协议讲解及其Verilog代码
该帖子部分内容已隐藏
付费阅读
已售 11
10
积分
黄金会员
8
钻石会员
6
登录购买
此内容为付费阅读，请付费后查看
Anlogic-安路
2
20
分享
Poison
4年前更新
126次阅读
关注
同步复位与异步复位设计技术
一、导言
在具体讨论同步复位和异步之前，我们先提出一些基本原则以及涉及到的问题，在系统中使用同步复位还是异步复位？他们各...
+7
FPGA常见问题
评分
回复
分享
Poison
4年前更新
84次阅读
关注
FPGA应用设计的优秀电源管理解决方案~
为FPGA应用设计良好的电源管理解决方案并非简单的任务，而目前已经有许多相关的技术讨论。今天为大家分享的内容一方面旨在找到正...
+17
FPGA常见问题
评分
回复
分享
Poison
4年前更新
50次阅读
关注
什么是JESD204标准，为什么我们要重它？
一种新的转换器接口的使用率正在稳步上升，并且有望成为未来转换器的协议标准。这种新接口JESD204诞生于几年前，其作为转换...
+4
FPGA常见问题
评分
回复
分享
Poison
4年前更新
39次阅读
关注
如何使用JESD204B同步多个ADC？
许多通信、仪器仪表和信号采集系统需要同时通过多个模数转换器(ADC)对模拟输入信号进行采样。由于这些输入信号各自有不同的延迟...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
80次阅读
关注
如何用一个GPIO数字接口测量温度
Q:如果系统中的FPGA/微处理器上只剩下一个GPIO，该如何进行模拟测量？A:可以使用电压-频率转换器代替模数转换器。 在关注机器健...
+12
FPGA常见问题
评分
回复
分享
Poison
4年前更新
36次阅读
关注
详析电流隔离 LVDS 接口
信号传输应用常用的方法是低压差分信号传输(LVDS)。这涉及到串行数据传输的既有接口标准 (TIA/EIA-644)，除了极佳的节能特性和高...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
236次阅读
关注
Vscode中自动生成Verilog/VHDL模板以及代码自动联想
为了高效开发VHDL/Verilog，使用的编辑器一般会有很多的插件便于用户的开发，比如自动生成测试文件的插件（我当初也发过相关的脚...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
93次阅读
关注
CRC基本原理和计算方式
循环冗余校验(CRC) 背景循环冗余校验码(CRC) 是在数字数据的生成、传输、处理或存储过程中用于错误检测的最广泛使用的代码之一...
+16
FPGA常见问题
评分
回复
分享
Poison
4年前更新
314次阅读
关注
synplify | 基础操作
基本介绍
Synplify 和 Synplify Pro 是 synopsys提供的专门针对FPGA和CPLD实现的逻辑综合工具; 该软件提供的Symbolic FSM Compil...
+7
FPGA常见问题
评分
回复
分享
Poison
4年前更新
61次阅读
关注
PCIe架构概述（一）
导言：今年计划翻译的书，从今天开始了，国内PCIe的书比较少，所以先从PCIe开始。本书名字是：PCI Express Technology第一章讲的...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
143次阅读
关注
PCIe架构概述（二）
不用通用时钟(关于Common Clock和Forwarded Clock参阅时钟架构类型） 如前所述，PCIe Link不需要通用时钟(Common Clock)...
+3
FPGA常见问题
评分
回复
分享
Poison
4年前更新
49次阅读
关注
PCIe架构概述（三）
设备层简介
PCIe定义了分层的架构，如图2-12所示。可以将这些层在逻辑上拆分为两个独立运行的部分，因为它们各自具有用于发出信...
+2
FPGA常见问题
评分
回复
分享
Poison
4年前更新
105次阅读
关注
PCIe架构概述（四）
非报告事务
普通读：图2-18显示了一个从端点发送到系统内存的内存读取请求的示例。有关TLP内容的详细讨论，请参阅第5章，标题为...
+6
FPGA常见问题
评分
回复
分享
Poison
4年前更新
40次阅读
关注
PCIe架构概述（五）
物理层
概述
物理层是PCIe的最低层次，TLP和DLLP类型的数据包都从数据链路层转发到物理层，以通过链路进行传输，然后转发到接收...
+2
FPGA常见问题
评分
回复
分享
Poison
4年前更新
52次阅读
关注
PCIe配置概述（一）
关于前一章
前一章节对 PCIe 体系结构进行了全面介绍，我们将其看作是一种“执行层 （executive level）”概述。它对协议中描述 ...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
27次阅读
关注
LDO需要关注的重要指标
以下内容来自：ADI智库
LDO 有哪些关键指标，其定义是什么？
输入电压范围：
LDO 的输入电压范围决定了最低的可用输入电源电压。指标可能 提供宽的输入电压范围，但最低输入电压必须超过压降加上想要的输出电压值。例如， 150mV 的压降对于稳定的 2.8V 输出来...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
270次阅读
关注
Verilog非阻塞赋值添加#1延迟设计讨论
导言：
在进入文章前，先看一段代码如下，这段代码是上次发的IIC的IP核中的一段。
// generate clk enable signal
always @(posedge clk or negedge nReset)
FPGA常见问题
评分
回复
分享
Poison
4年前更新
56次阅读
关注
LVDS SerDes 设计
LVDS概述
LVDS (Low Voltage Differential Signaling）是一种小振幅差分信号技术，它使用非常低的幅度信号 (250mV~450mv）通过...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
281次阅读
关注
MIPI A-PHY℠简介
导言：想要了解未来工业技术某个具体领域的发展方向，追踪一些标准委员会发布的标准或者一些上游芯片企业发布的产品是非常好的方...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
169次阅读
关注
High Speed Serdes 技术概述（一）
导言：简单介绍一下Serdes的基本概念和技术，希望能够让大家对Serdes有个相对宏观的技术概念。串行器/解串器（Serdes）目前在高...
+3
FPGA常见问题
评分
回复
分享
Poison
4年前更新
197次阅读
关注
High Speed Serdes 技术概述（二）
1.3 高速Serdes
高速串行器/解串器（HSS）设备是速度为2.5Gbps及以上的I/O接口的主要实现方式。这种设备与源同步接口的区别在于...
+6
FPGA常见问题
评分
回复
分享
Poison
4年前更新
382次阅读
关注
FPGA/IC开源网站推荐
之前零零散散的推荐过相关的网站和开源项目，现在汇总一下几个特别优秀的开源项目或者网站。具体的网站概述和基本操作见视频，视频有点长。OpenCores开源IP聚集地，里面有大量I2C，SPI，CAN，微处理器等IP，视频中的I2C代码经常会被开源处理器调用，有Veril...
FPGA开源项目
1
回复
分享
Poison
4年前更新
146次阅读
关注
Riffa PCIe核简单应用综合和报错处理
导言
之前发过riffa的PCIe核，很多朋友反应不会综合，或者出现很多报错，常见的报错就是无法处理，这里出一个简单的教程教大家怎...
+6
FPGA常见问题
评分
回复
分享
Poison
4年前更新
95次阅读
关注
High Speed Serdes 技术概述（三）
1.3.4 差动驱动器
差分驱动级是一个模拟电路，用于驱动差分信号的真信号和补信号。输出数据的驱动必须使抖动最小化。在一些...
+5
FPGA常见问题
评分
回复
分享
Poison
4年前更新
36次阅读
关注
PCIe配置概述（二）
拓展配置空间
在阅读如下讨论时，请参阅图3-3。当PCIe被引入的时候，起初的256byte空间没有足够的区域去容纳所需要新的功能。所...
FPGA常见问题
评分
回复
分享
Poison
4年前更新
61次阅读
关注
High Speed Serdes 技术概述（三）
1.3.4 差动驱动器
差分驱动级是一个模拟电路，用于驱动差分信号的真信号和补信号。输出数据的驱动必须使抖动最小化。在一些...
+5
FPGA常见问题
评分
回复
分享
Poison
4年前更新
20次阅读
关注
Constraint I/O Delay
About Constraining I/O Delay
为了精确对外部时序进行建模，必须要给出input和output端口的时序信息。因为Vivado仅能给出FPGA内部的时序信息，所以工程师需要用以下命令具体指出FPGA外部的时序延迟信息。
• set_input_delay
• set_output_delay
FPGA常见问题
评分
回复
分享
Poison
3年前更新
233次阅读
关注
FPGA/IC优质开源项目（二）
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA开源项目
1
回复
分享
Poison
4年前更新
303次阅读
关注
FPGA/IC优质开源项目（一）
1FPGA/IC优质开源项目（一） Alexforencich系列
Verilog Ethernet Components
介绍
这个项目早在2021年就推荐过，只是当时简略的...
FPGA常见问题
评分
回复
分享
上一页
1
…
50
51
52
53
54
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
本站需使用邀请码注册
部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系
请填写邀请码
继续
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
