SOC FPGA论坛首页-ChipDebug-第53页

SOC FPGA论坛首页-ChipDebug-第53页

等级-LV1-ChipDebug

3年前更新28次阅读

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？

[导读] 最近使用ZYNQ做一个高速数据采集，需要访问一个ADI的高速模数采样芯片，该芯片是利用三线制实现读以及写的功能。三线制实...

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

+3

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新26次阅读

看思维导图：一文带你学Verilog HDL语言

[导读] 基于FPGA的SOC在嵌入式系统应用越来越广了，往往一个复杂系统使用一个单芯片基于FPGA的SOC就搞定了。比较流行的方案主要...

看思维导图：一文带你学Verilog HDL语言-ChipDebug

看思维导图：一文带你学Verilog HDL语言-ChipDebug

看思维导图：一文带你学Verilog HDL语言-ChipDebug

+3

看思维导图：一文带你学Verilog HDL语言-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新85次阅读

FPGA经典开源项目

之前在github（https://github.com/troyguo/awesome-dv）上整理了一些开源的芯片类的项目，收获了很多人的点赞。这里再次拿出来分享给大家一起学习，共同进步，也欢迎大家到github上点star，或者有好的项目也欢迎提PR。Design/VerificationProjectIbex: http...

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3年前更新36次阅读

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！

[导读] 基于ZYNQ实现复杂嵌入式系统非常便利，其应用领域也越来越广泛，本文来从对ZYNQ芯片架构的理解来谈谈个人体会俯瞰zynqZYN...

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

+2

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新39次阅读

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统

第一部分设计概述1.1 设计目的近些年随着人工智能技术的发展，深度神经网络算法逐步在星载、机载等遥感数据处理中得到广泛应用...

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

+23

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新6次阅读

血本无归！华强北芯片告急！

资金刮来，留下一地鸡毛。
“进口芯片那9个月的行情，就是击鼓传花，看谁是最后一个接盘侠。”在华强北做了20多年电子元器件生意...

血本无归！华强北芯片告急！-ChipDebug

血本无归！华强北芯片告急！-ChipDebug

血本无归！华强北芯片告急！-ChipDebug

+2

血本无归！华强北芯片告急！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新2次阅读

芯片行业全面封锁，这次有什么不一样？

2022年10月10日，一个吉祥的日子，却成为了半导体板块的受难日。
已经阴跌了一整年后，板块出现了大规模的跌停，龙头中微公司和北方华创也不能幸免，甚至本次股灾中优质公司的跌幅更大。
不止芯片，所有硬科技行业的同胞们，都应该记住这一天，屈辱的一天...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新37次阅读

FPGA 编程三大范例

注释：本文节选自赛灵思《Vitis 高层次综合用户指南 (UG1399)》v2021.2，仅作为个人学习记录之用，侵删。
虽然 FPGA 可使用 Ve...

FPGA 编程三大范例-ChipDebug

FPGA 编程三大范例-ChipDebug

FPGA 编程三大范例-ChipDebug

+3

FPGA 编程三大范例-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新6次阅读

AMD 延长全部赛灵思 7 系列器件产品生命周期至少至 2035 年

我们的 28 纳米 AMD 赛灵思 7 系列器件持续广受欢迎，为工业、汽车、测试测量以及医疗市场的客户提供世界一流的技术与领先功能。...

AMD 延长全部赛灵思 7 系列器件产品生命周期至少至 2035 年-ChipDebug

AMD 延长全部赛灵思 7 系列器件产品生命周期至少至 2035 年-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

2年前更新190次阅读

FPGA设计实战演练（逻辑篇）+ FPGA设计实战演练（高级技巧篇）PDF免费下载

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

1年前更新47次阅读

基于xilinx FPGA的DDS 256 工程分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

3年前更新19次阅读

基于 ZYNQ 的激光雷达三维建模

第一部分设计概述1.1 设计目的近年来，机器学习，无人驾驶等领域是十分热门的研究话题。在这些领域中，电脑对环境的感知十分重...

基于 ZYNQ 的激光雷达三维建模-ChipDebug

基于 ZYNQ 的激光雷达三维建模-ChipDebug

基于 ZYNQ 的激光雷达三维建模-ChipDebug

+8

基于 ZYNQ 的激光雷达三维建模-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新84次阅读

FPGA时序分析—vivado篇

最近看了看了一篇《vivado使用误区与进阶》的文章，觉得写得挺不错了，看完后自己对时序分析又有了更深一层的理解，故记录下来。...

FPGA时序分析—vivado篇-ChipDebug

FPGA时序分析—vivado篇-ChipDebug

FPGA时序分析—vivado篇-ChipDebug

+19

FPGA时序分析—vivado篇-ChipDebug

1

等级-LV1-ChipDebug

3年前更新4次阅读

芯片，跌懵了

“进口芯片那9个月的行情，就是击鼓传花，看谁是最后一个接盘侠。”在华强北做了20多年电子元器件生意的李政说。
从2020年开始，...

芯片，跌懵了-ChipDebug

芯片，跌懵了-ChipDebug

芯片，跌懵了-ChipDebug

+4

芯片，跌懵了-ChipDebug

FPGA新闻资讯

评分

等级-LV4-ChipDebug

11个月前更新211次阅读

全网最全PCIE学习资料免费分享，FPGA实现PCIE必读文档！

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3年前更新44次阅读

Verilog语言编程规范

在实际工作中，许多公司对Verilog程序编写规范都有要求。在公司内部统一Verilog程序编写规范不仅可以增强程序的可读性、可移植性，而且也有助于逻辑工程师之间交流、沟通，提升逻辑组成员之间的团队协作能力。本文就大部分公司常见的Verilog程序编写规范作一...

FPGA常见问题

评分

等级-LV4-ChipDebug

3年前更新23次阅读

PCIe扫盲——中断机制介绍（MSI-X）

PCI总线自3.0版本开始支持MSI-X机制，对MSI做出了一些升级和改进，以克服MSI机制的三个主要的缺陷：
1. 随着系统的发展...

PCIe扫盲——中断机制介绍（MSI-X）-ChipDebug

PCIe扫盲——中断机制介绍（MSI-X）-ChipDebug

PCIe扫盲——中断机制介绍（MSI-X）-ChipDebug

+1

PCIe扫盲——中断机制介绍（MSI-X）-ChipDebug

FPGA新闻资讯

评分

等级-LV4-ChipDebug

3年前更新20次阅读

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线

PCIe 前面的文章中多次说道，PCIe总线在软件上是向前兼容PCI总线的。因此，PCIe总线完整的继承了PCI总线中的配置空间（Configuration ...

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线-ChipDebug

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线-ChipDebug

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线-ChipDebug

+1

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新44次阅读

PCIe扫盲——PCIe简介

PCIe PCI-Express是继ISA和PCI总线之后的第三代I/O总线，即3GIO。由Intel在2001年的IDF上提出，由PCI-SIG（PCI特殊兴趣组织）认证发...

PCIe扫盲——PCIe简介-ChipDebug

PCIe扫盲——PCIe简介-ChipDebug

PCIe扫盲——PCIe简介-ChipDebug

+2

PCIe扫盲——PCIe简介-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新55次阅读

8B / 10B Encode/Decode详解

1、编码技术基础理论在高速的串行数据传输中，传送的数据被编码成自同步的数据流，就是将数据和时钟组合成单一的信号进行传送，...

8B / 10B Encode/Decode详解-ChipDebug

8B / 10B Encode/Decode详解-ChipDebug

8B / 10B Encode/Decode详解-ChipDebug

+5

8B / 10B Encode/Decode详解-ChipDebug

FPGA常见问题

评分

等级-LV4-ChipDebug

3年前更新67次阅读

SerDes扫盲

原文标题：理解SerDes，原文地址：http://blog.sina.com.cn/s/blog_aec06aac01013m5g.html
FPGA发展到今天，SerDes(Serializer-D...

SerDes扫盲-ChipDebug

SerDes扫盲-ChipDebug

SerDes扫盲-ChipDebug

+23

SerDes扫盲-ChipDebug

FPGA常见问题

评分

等级-LV4-ChipDebug

3年前更新89次阅读

扩频时钟（SSC）概念以及Lattice FPGA对扩频时钟的支持

由于FCC、IEC等规定电子产品的EMI辐射不能超出一定的标准。因此电路设计者需要从多个角度来思考如何降低系统的EMI辐射，如进行合...

扩频时钟（SSC）概念以及Lattice FPGA对扩频时钟的支持-ChipDebug

扩频时钟（SSC）概念以及Lattice FPGA对扩频时钟的支持-ChipDebug

扩频时钟（SSC）概念以及Lattice FPGA对扩频时钟的支持-ChipDebug

+5

扩频时钟（SSC）概念以及Lattice FPGA对扩频时钟的支持-ChipDebug

FPGA常见问题

评分

等级-LV4-ChipDebug

3年前更新38次阅读

以太网扫盲——64b/66b编码

64b/66b编码技术是IEEE 802.3工作组为10G以太网提出的，目的是减少编码开销，降低硬件的复杂性，并作为8b/10b编码的另一种选择，...

以太网扫盲——64b/66b编码-ChipDebug

以太网扫盲——64b/66b编码-ChipDebug

以太网扫盲——64b/66b编码-ChipDebug

+1

以太网扫盲——64b/66b编码-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新35次阅读

Lattice CrossLink-NX/Certus-NX FPGA 对PCIe的支持

PCIe 本文主要介绍Lattice近期发布的两款芯片对PCIe协议的支持，以及相关IP的使用方法和注意事项。
Lattice在19年底，发布了业界首款...

Lattice CrossLink-NX/Certus-NX FPGA 对PCIe的支持-ChipDebug

Lattice CrossLink-NX/Certus-NX FPGA 对PCIe的支持-ChipDebug

Lattice CrossLink-NX/Certus-NX FPGA 对PCIe的支持-ChipDebug

+1

Lattice CrossLink-NX/Certus-NX FPGA 对PCIe的支持-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新8次阅读

GenZ，CXL，NVLINK，OpenCAPI，CCIX乱战

PCIe 纵观数据中心业界，底层技术方面其实正处在一场架构变革的初始点，这场变革就是I/O总线的网络化以及I/O资源的大规模池化。众所周知，在开放平台下，PCIE是目前高性能I/O设备普遍采用的总线类型，目前已经到Gen4，很快会到Gen5。但是PCIE总线的树形拓扑以及...

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新3次阅读

PCIe扫盲——PCIe演进方向？CCIX简介

PCIe 摩尔定律逐渐降速，业界需要一同寻找提升计算性能、同时保持低功耗的方法。CCIX联盟的成立旨在实现一种新型互联，专注于新兴的加...

PCIe扫盲——PCIe演进方向？CCIX简介-ChipDebug

PCIe扫盲——PCIe演进方向？CCIX简介-ChipDebug

PCIe扫盲——PCIe演进方向？CCIX简介-ChipDebug

+1

PCIe扫盲——PCIe演进方向？CCIX简介-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新27次阅读

PCIe扫盲——ReTimer和ReDriver简介

PCIe 自2019年下半年，PCIe Gen5正式发布以来，其单个Lane/Channel速率已达32Gbps，传统的FR4电路板支持这么高的速率是完全不可能...

PCIe扫盲——ReTimer和ReDriver简介-ChipDebug

PCIe扫盲——ReTimer和ReDriver简介-ChipDebug

PCIe扫盲——ReTimer和ReDriver简介-ChipDebug

+3

PCIe扫盲——ReTimer和ReDriver简介-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新47次阅读

PCIe扫盲——M-PCIe与MIPI M-PHY

PCIe M-PCIe即Mobile PCIe，主要应用对象是智能手机等嵌入式设备。PCI-SIG在PCIe Spec V3.1中引入基于MIPI M-PHY v2.0的M-PCIe。相比...

PCIe扫盲——M-PCIe与MIPI M-PHY-ChipDebug

PCIe扫盲——M-PCIe与MIPI M-PHY-ChipDebug

PCIe扫盲——M-PCIe与MIPI M-PHY-ChipDebug

+1

PCIe扫盲——M-PCIe与MIPI M-PHY-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新4次阅读

PCIe V1.1/V2.1/V3.0 Changes Overview

PCIe 本文将简要地介绍PCIe V1.1相对于V1.0a的主要更新，V2.1相对于V2.0的主要更新，V3.0相对于V2.1的主要更新。主要参考资料来自于Mi...

PCIe V1.1/V2.1/V3.0 Changes Overview-ChipDebug

PCIe V1.1/V2.1/V3.0 Changes Overview-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

3年前更新57次阅读

PCIe扫盲——128/130b编码详解

PCIe 前面的文章介绍过PCIe的Gen1和Gen2模式下，物理层使用的是8b/10b的编码。这种编码方式能够实现直流均衡，并且能将数据流中的...

PCIe扫盲——128/130b编码详解-ChipDebug

PCIe扫盲——128/130b编码详解-ChipDebug

PCIe扫盲——128/130b编码详解-ChipDebug

+2

PCIe扫盲——128/130b编码详解-ChipDebug

FPGA CPLD资料源码分享

评分

上一页 1…51 525354 55…1063 下一页跳转