SOC FPGA论坛首页-ChipDebug-第58页

SOC FPGA论坛首页-ChipDebug-第58页

等级-LV2-ChipDebug

4年前更新80次阅读

HLS通过ALLOCATION减少资源

Vitis HLS会自动探测算法中的并行性，尽可能将函数或逻辑并行执行以降低整体的Latency。例如，我们以如下函数为例。待综合的顶层...

HLS通过ALLOCATION减少资源-ChipDebug

HLS通过ALLOCATION减少资源-ChipDebug

HLS通过ALLOCATION减少资源-ChipDebug

+2

HLS通过ALLOCATION减少资源-ChipDebug

1

等级-LV4-ChipDebug

2年前更新554次阅读

在FPGA上实现轻量级的AXI-4接口的DDR3控制器开源代码

该帖子部分内容已隐藏

FPGA开源项目

-3

等级-LV4-ChipDebug

2年前更新358次阅读

在Xilinx Artix-7 FPGA上实现DP接口（DisplayPort）的开源代码

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV1-ChipDebug

4年前发布150次阅读

提问pynq z2使用spi slave模式相關問題

目前pynq z2使用spi的slave模式，但在跟dsp溝通的時候會有問題。我們原先猜測是會多一個0在最前面，像是我原先要傳 1111111111111111 結果會變成 0111111111111111，多的1會被推到下一列，試著手動全部往前推一位後仍然會一些有錯誤，不知道這個問題是甚麼導...

评分

等级-LV2-ChipDebug

4年前更新166次阅读

精LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法

一、问题描述：（1）器件：Lattice Crosslink-NX LIFCL-40-7MG121I ；（2）软件：Radiant 3.1；（3）MIPI_DPHY IP核版本：1.4.0...

LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法-ChipDebug

LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法-ChipDebug

LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法-ChipDebug

LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

4年前更新140次阅读

基于 FPGA 的视频流人脸伪造设备

第一部分设计概述（Design Introduction）
1.1 设计目的
近年来随着机器学习等技术的发展，人工智能在图像识别、语音处理等方...

基于 FPGA 的视频流人脸伪造设备-ChipDebug

基于 FPGA 的视频流人脸伪造设备-ChipDebug

基于 FPGA 的视频流人脸伪造设备-ChipDebug

+34

基于 FPGA 的视频流人脸伪造设备-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新136次阅读

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记

应用笔记简要描述Xilinx Zynq 系列器件XADC的相关资源及若干种应用。参考文档：（1） ug480：7Series_XADC.pdf；（2）xapp795：d...

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记-ChipDebug

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记-ChipDebug

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记-ChipDebug

+1

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记-ChipDebug

评分

等级-LV2-ChipDebug

4年前更新29次阅读

芯片人才薪酬成倍增长，硬科技从寂寞冷清到风口浪尖

“党的十八大以来这十年，是我国科技进步最大、科技实力提高最快的十年，我国科技事业发生了历史性、整体性、格局性变化，成功跨...

芯片人才薪酬成倍增长，硬科技从寂寞冷清到风口浪尖-ChipDebug

芯片人才薪酬成倍增长，硬科技从寂寞冷清到风口浪尖-ChipDebug

芯片人才薪酬成倍增长，硬科技从寂寞冷清到风口浪尖-ChipDebug

芯片人才薪酬成倍增长，硬科技从寂寞冷清到风口浪尖-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新32次阅读

芯片行业，来到决战时刻！

决战时刻真的来了。1半导体暴跌背后一场风暴突袭了整个半导体行业。国庆假期后开盘第一天，大盘失守3000点，半导体板块更是迎来...

芯片行业，来到决战时刻！-ChipDebug

芯片行业，来到决战时刻！-ChipDebug

芯片行业，来到决战时刻！-ChipDebug

+3

芯片行业，来到决战时刻！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新22次阅读

芯片战是一个重要的信号：为了霸权，一切皆可为！

不要浪费一次超大规模危机，迎接一生一次的机会
美国的海王气质又来了
不知道大家有没有这么一种生活体验，就是看到不用排队的核酸检测点，有一种无法抗拒的诱惑，想上去捅一下喉咙，然后起码可以保证自己24小时装逼卖萌大自由。
如今的美国，貌似对付起中国...

FPGA新闻资讯

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新185次阅读

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统

第一部分设计概述1.1 设计目的本设计针对低照度高动态情况下，单帧图像曝光不足导致的图像噪声大、色彩失准等问题，在传统的 HD...

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

+11

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

1

等级-LV2-ChipDebug

3年前更新130次阅读

FPGA实现2048FFT的verilog源码和matlab源码分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新66次阅读

芯片寒冬将至？存储先被冰封

周期总要循环，风暴终将过去。存储芯片骤然陡寒，且持续低迷恶化。就在最近几周，全球三大存储芯片巨头轮番预警，短期内，业绩压...

芯片寒冬将至？存储先被冰封-ChipDebug

芯片寒冬将至？存储先被冰封-ChipDebug

芯片寒冬将至？存储先被冰封-ChipDebug

+6

芯片寒冬将至？存储先被冰封-ChipDebug

FPGA新闻资讯

1

等级-LV1-ChipDebug

3年前更新139次阅读

高速电路设计实践.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新112次阅读

【拆机测评】英特尔基于FPGA的 IPU表现如何？

大数据催生多元算力新计算架构，DPU 逢时而生，已成行业巨头和初创公司的必争之地。各家纷纷推出DPU相关解决方案，宣称可以降低...

【拆机测评】英特尔基于FPGA的 IPU表现如何？-ChipDebug

【拆机测评】英特尔基于FPGA的 IPU表现如何？-ChipDebug

【拆机测评】英特尔基于FPGA的 IPU表现如何？-ChipDebug

+18

【拆机测评】英特尔基于FPGA的 IPU表现如何？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新97次阅读

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？

[导读] 最近使用ZYNQ做一个高速数据采集，需要访问一个ADI的高速模数采样芯片，该芯片是利用三线制实现读以及写的功能。三线制实...

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

+3

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新76次阅读

看思维导图：一文带你学Verilog HDL语言

[导读] 基于FPGA的SOC在嵌入式系统应用越来越广了，往往一个复杂系统使用一个单芯片基于FPGA的SOC就搞定了。比较流行的方案主要...

看思维导图：一文带你学Verilog HDL语言-ChipDebug

看思维导图：一文带你学Verilog HDL语言-ChipDebug

看思维导图：一文带你学Verilog HDL语言-ChipDebug

+3

看思维导图：一文带你学Verilog HDL语言-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新95次阅读

FPGA经典开源项目

之前在github（https://github.com/troyguo/awesome-dv）上整理了一些开源的芯片类的项目，收获了很多人的点赞。这里再次拿出来分享给大家一起学习，共同进步，也欢迎大家到github上点star，或者有好的项目也欢迎提PR。Design/VerificationProjectIbex: http...

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新122次阅读

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！

[导读] 基于ZYNQ实现复杂嵌入式系统非常便利，其应用领域也越来越广泛，本文来从对ZYNQ芯片架构的理解来谈谈个人体会俯瞰zynqZYN...

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

+2

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新168次阅读

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统

第一部分设计概述1.1 设计目的近些年随着人工智能技术的发展，深度神经网络算法逐步在星载、机载等遥感数据处理中得到广泛应用...

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

+23

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新35次阅读

血本无归！华强北芯片告急！

资金刮来，留下一地鸡毛。
“进口芯片那9个月的行情，就是击鼓传花，看谁是最后一个接盘侠。”在华强北做了20多年电子元器件生意...

血本无归！华强北芯片告急！-ChipDebug

血本无归！华强北芯片告急！-ChipDebug

血本无归！华强北芯片告急！-ChipDebug

+2

血本无归！华强北芯片告急！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新17次阅读

芯片行业全面封锁，这次有什么不一样？

2022年10月10日，一个吉祥的日子，却成为了半导体板块的受难日。
已经阴跌了一整年后，板块出现了大规模的跌停，龙头中微公司和北方华创也不能幸免，甚至本次股灾中优质公司的跌幅更大。
不止芯片，所有硬科技行业的同胞们，都应该记住这一天，屈辱的一天...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新81次阅读

FPGA 编程三大范例

注释：本文节选自赛灵思《Vitis 高层次综合用户指南 (UG1399)》v2021.2，仅作为个人学习记录之用，侵删。
虽然 FPGA 可使用 Ve...

FPGA 编程三大范例-ChipDebug

FPGA 编程三大范例-ChipDebug

FPGA 编程三大范例-ChipDebug

+3

FPGA 编程三大范例-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新24次阅读

AMD 延长全部赛灵思 7 系列器件产品生命周期至少至 2035 年

我们的 28 纳米 AMD 赛灵思 7 系列器件持续广受欢迎，为工业、汽车、测试测量以及医疗市场的客户提供世界一流的技术与领先功能。...

AMD 延长全部赛灵思 7 系列器件产品生命周期至少至 2035 年-ChipDebug

AMD 延长全部赛灵思 7 系列器件产品生命周期至少至 2035 年-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新250次阅读

FPGA设计实战演练（逻辑篇）+ FPGA设计实战演练（高级技巧篇）PDF免费下载

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

2年前更新65次阅读

基于xilinx FPGA的DDS 256 工程分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

4年前更新63次阅读

基于 ZYNQ 的激光雷达三维建模

第一部分设计概述1.1 设计目的近年来，机器学习，无人驾驶等领域是十分热门的研究话题。在这些领域中，电脑对环境的感知十分重...

基于 ZYNQ 的激光雷达三维建模-ChipDebug

基于 ZYNQ 的激光雷达三维建模-ChipDebug

基于 ZYNQ 的激光雷达三维建模-ChipDebug

+8

基于 ZYNQ 的激光雷达三维建模-ChipDebug

评分

等级-LV2-ChipDebug

4年前更新193次阅读

FPGA时序分析—vivado篇

最近看了看了一篇《vivado使用误区与进阶》的文章，觉得写得挺不错了，看完后自己对时序分析又有了更深一层的理解，故记录下来。...

FPGA时序分析—vivado篇-ChipDebug

FPGA时序分析—vivado篇-ChipDebug

FPGA时序分析—vivado篇-ChipDebug

+19

FPGA时序分析—vivado篇-ChipDebug

1

等级-LV1-ChipDebug

4年前更新24次阅读

芯片，跌懵了

“进口芯片那9个月的行情，就是击鼓传花，看谁是最后一个接盘侠。”在华强北做了20多年电子元器件生意的李政说。
从2020年开始，...

芯片，跌懵了-ChipDebug

芯片，跌懵了-ChipDebug

芯片，跌懵了-ChipDebug

+4

芯片，跌懵了-ChipDebug

FPGA新闻资讯

评分

等级-LV4-ChipDebug

2年前更新283次阅读

全网最全PCIE学习资料免费分享，FPGA实现PCIE必读文档！

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

上一页 1…56 575859 60…1068 下一页跳转