首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
niuniuniu
1年前发布
24次阅读
关注
提问
怎么充值呢
怎么充值呢
Xilinx-AMD
评分
1
分享
XL_易灵思FPGA
1年前发布
17次阅读
关注
ERROR: external connection to net…
现象描述：通过屏蔽文件的文件的方式 或者 修改不现的策略出现的位置不一样，但是同一种报错。目前版本从2023.2升级到2024.2可...
易灵思(Elitestek)
评分
回复
分享
XL_易灵思FPGA
1年前更新
13次阅读
关注
ERROR:Hold violation fixing is excessive…
hold时序没有办法满足，可能是软件计算问题。处理好跨时钟约束。
易灵思(Elitestek)
评分
回复
分享
Ordinary
1年前发布
74次阅读
关注
精
PCB散热的10种方法
对于电子设备来说，工作时都会产生一定的热量，从而使设备内部温度迅速上升，如果不及时将该热量散发出去，设备就会持续的升温，...
+5
PCB设计
评分
回复
分享
Ordinary
1年前发布
90次阅读
关注
HDMI 设计指南：HDTV 接收机应用中高速 PCB 的成功设计
引言 针对使用 HDMI 多路复用中继器的用户，本文提供了如何通过精心设计印刷电路板 (PCB) 来实现器件全部性能最优化的设计指导...
+16
PCB设计
评分
回复
分享
Ordinary
1年前更新
19次阅读
关注
Allegro进行DRC检查如何定位坐标
1.进行DRC检查2.可以看到出问题的坐标，但是由于没有元器件，所以不知道具体位置在哪，可以先选择Add line，然后输入坐标即可定...
PCB设计
评分
回复
分享
Ordinary
1年前更新
71次阅读
关注
精
Cadence Allegro 器件搜索时自动跳转并放大到视角中心
1.器件搜索时自动跳转并放大到视角中心，如下图所示将“immediate”勾选，“no_zoom_to_obiect”不勾选即可。
PCB设计
评分
回复
分享
popomao
1年前更新
190次阅读
关注
精
Allegro PCB中如何给单个焊盘添加十字花连接属性
十字花连接在PCB常规设计下，整板铜皮与焊盘的连接方式已经在Sbapa菜单栏下的Global Dynamic Shape Parameters选项下的Thermal r...
+3
PCB设计
评分
回复
分享
popomao
1年前更新
286次阅读
关注
精
Cadence Allegro如何将铜皮跨层复制？
在PCB设计过程中，对一些大电流的网络经常会用铜皮代替走线，所以铺铜是最常用的操作了，有时候同一个网络，需要在不同的层重复...
PCB设计
评分
回复
分享
Twinkle
1年前发布
82次阅读
关注
提问
请教如何解决使用clocking wizard生成时钟抖动很大
使用Zynq UltraScale+ ，ex_clk_in和ex_clk_out_200M都连接外部io BANK45 3.3V输入输出
Xilinx-AMD
评分
1
分享
popomao
1年前更新
58次阅读
关注
精
allegro 16.3及17.4 添加Ratsnest_Schedule属性_以十字方格显示电源网络和gnd网络
16.3操作方法：allegro 添加Ratsnest_Schedule属性 完成效果如下图，以十字方格显示电源网络和gnd网络17.4操作方法：17.4需...
PCB设计
评分
回复
分享
chipdebug
12个月前更新
509次阅读
关注
精
allegro准确对准圆心或者元件中心。
在进行结构定位，我们一般需要进行器件的定位，所以需要快速定位到圆心、线段、过孔，这里我们需要用到的功能是snap to功能。当...
PCB设计
评分
回复
分享
劳动党党鞭
1年前发布
184次阅读
关注
vivado联合modelsim仿真，modelsim无法正常弹出求助
刚拿到师兄的工程，他用vivado自带的仿真的时候会有正常的波形，而且代码已经上过板子了，不会有问题。但是我用modelsim仿真的时候modelsim根本弹不出来，会一直加载，无奈只能手动取消。这个工程里面有一个模块是用simulink生成的，里面的.v文件特别多，当不...
Xilinx-AMD
评分
回复
分享
BinMu
1年前发布
21次阅读
关注
提问
小白求助-FPGA上SMA接口使用咨询
各位老师，我需要使用FPGA上的SMA接口控制外部仪器，但我的FPGA上没有GPIO SMA我是否可以用SMA_CLK输出一个使能信号？
Xilinx-AMD
评分
回复
分享
史志豪
12个月前发布
34次阅读
关注
提问
fpga开发遇到的问题
当我使用mrcc作为时钟输出时，最终的结果正常，不过我用srcc作为输出时钟的时候结果就不太理想，然后他俩都用600m的差分时钟，这...
Xilinx-AMD
评分
回复
分享
Ordinary
12个月前更新
445次阅读
关注
精
cadence allegro 17.2 design outline的使用
在cadence allegro 17.2 之前，电路板的外观、内部开窗、开孔等均可以通过Board Outline层定义得到。但是到了17.2之后，在输出Ar...
+1
PCB设计
评分
回复
分享
Ordinary
1个月前更新
149次阅读
关注
精
Allegro——板框设计
一、认识板框所在的层我们现在使用的是17.4的版本，在Design_outline这个层定义板框就可以了 二、PCB板框自己定义1、画个矩形板...
+10
PCB设计
评分
回复
分享
cbclove
12个月前发布
21次阅读
关注
提问
求助大佬，我想实现点击一次按键实现相位突变，但是我的代码不知道为什么相位一直不改变，哪位好心大佬帮忙讲解一下
`timescale 1ns / 1ps module top(input sclk ,input srst_n , //锟斤拷一路ADC input [9:0] ad_data_1 , //锟斤拷一路ADC锟斤拷锟斤拷 input...
Xilinx-AMD
评分
回复
分享
inner
12个月前更新
91次阅读
关注
精
Cadence Allegro使用”Allegro Productivity Toolbox”实现丝印自动调整
1，打开PCB时候勾选“Allegro Productivity Toolbox”的产品选项：2，打开“Manufacture-->Lable Tune”的对话框，可进行如下...
+1
PCB设计
评分
回复
分享
hfhan
12个月前更新
359次阅读
关注
使用LiteX快速创建FPGA SoC工程（1）
一、什么是LiteXLiteX是一个基于Python的、用于快速创建FPGA工程的框架。LiteX提供了以下常见的组件：总线和总线之间的转换互联...
LiteX
评分
回复
分享
hfhan
12个月前更新
111次阅读
关注
使用LiteX快速创建FPGA SoC工程（2）
一、什么是MigenMigen由几个关键的组件组成：基础语言库：FHDL（Fragmented Hardware Description Language）；小型通用IP库；仿真器；build系统；FHDL是Migen的基础，通过FHDL来描述信号，并且在组合或者时序逻辑中操作这些信号。由于Migen是Python库，所以...
LiteX
评分
回复
分享
hfhan
12个月前更新
76次阅读
关注
使用LiteX快速创建FPGA SoC工程（3）
本节简单介绍如何使用Migen生成对应的Verilog代码一、Migen的IP库在Migen的官方API参考文档中，我们可以找到其中所具有的可用IP...
LiteX
评分
回复
分享
hfhan
12个月前更新
121次阅读
关注
使用LiteX快速创建FPGA SoC工程（4）
本节主要说明的如何使用LiteX描述自己的开发板。一、Platform文件和Target文件对于一个传统的FPGA工程，我们除了需要提供编写的R...
+3
LiteX
评分
回复
分享
hfhan
12个月前更新
63次阅读
关注
使用LiteX快速创建FPGA SoC工程（6）
本节是主要是实战。通过为自己的开发板定义 Platform 文件和 Target 文件来创建一个简单的 SoC。一、为开发板创建 Platform 文件...
LiteX
评分
回复
分享
hfhan
12个月前更新
127次阅读
关注
使用LiteX快速创建FPGA SoC工程（7）一
本章介绍烧写上一章编译生成的bit文件，并运行linux系统一、烧写FPGALiteX默认的UART串口速度为115200，可以先通过PC上的串口软...
+6
LiteX
评分
回复
分享
hfhan
12个月前更新
60次阅读
关注
使用LiteX快速创建FPGA SoC工程（7）二
本章介绍 BaseSoC 的继承关系的细节。一、BaseSoC以下是上一章节所使用的 Target 文件中的 BaseSoC 的代码：# BaseSoC ---------...
LiteX
评分
回复
分享
hfhan
12个月前更新
50次阅读
关注
使用LiteX快速创建FPGA SoC工程（8）
本章介绍如何添加自定义的组件。(前面发布了两个第7章节，内容是不同的）一、错误纠正在 使用LiteX快速创建FPGA SoC工程（7） 的 2.2 章节中，实际上如果不是需要专门定制 image 的话，在litex-board的target目录中执行以下命令即可，注意，--cpu-variant的...
LiteX
评分
回复
分享
hfhan
12个月前更新
61次阅读
关注
使用LiteX快速创建FPGA SoC工程（9）
本章介绍如何添加一个能被 CPU 通过寄存器来控制的自定义组件。一、项目介绍假设我们有一个流水灯的 Verilog 代码，如下：module...
LiteX
评分
回复
分享
hfhan
12个月前更新
98次阅读
关注
使用LiteX快速创建FPGA SoC工程（10）
本章介绍如何添加一个AXI-Lite接口的Verilog IP到SoC中。一、背景介绍上一章，我们通过添加能被CPU控制的CSR间接实现了对简单的...
+5
LiteX
评分
回复
分享
hfhan
12个月前发布
154次阅读
关注
用FPGA创建SoC如此容易
用FPGA创建SoC如此容易
项目地址
❝
https://github.com/enjoy-digital/litex/wiki
+22
LiteX
评分
回复
分享
上一页
1
…
56
57
58
59
60
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
