SOC FPGA论坛首页-ChipDebug-第66页

SOC FPGA论坛首页-ChipDebug-第66页

等级-LV1-ChipDebug

8年前发布84次阅读

Lattice ispVM System软件可以在Windows 7上运行吗？

是的，莱迪思ispVM系统软件版本17.7（或更高版本）可以在32位版本的Windows 7上安装和运行。
可以从软件存档下载ispVM系统软件。请点击莱迪思网站上的链接：
http://www.latticesemi.com/Support/SoftwareArchive.aspx

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布84次阅读

如何从LatticeECP2 / M器件中的主IO（PIO）实现边沿时钟路由？

您需要在专用站点中找到支持直接访问边缘时钟脊的输入缓冲区。这适用于为IDDR / ODDR等特殊元件以及CLKDIV模块提供时钟的PIO。
通常，您需要在输入缓冲区时钟输出上指定EDGE首选项：
使用EDGE NET“clkin”;
如果输入缓冲区不在边沿时钟专用位置，则PAR中将显...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布84次阅读

我如何修改ISE文本编辑器中的颜色设置？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

8年前发布84次阅读

4.1i ViTEX II——“InnalLoalError：NCD:BasnCult.C:734：1.28——找不到外部SIGPIN……”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

8年前发布84次阅读

在Program嵌入式系统时如何启用u-Boot调试消息？

描述在Program嵌入式系统时如何启用u-Boot调试消息？解在尝试调试嵌入式设计上的FLASHProgram问题时，启用U-Boot调试消息会有很...

在Program嵌入式系统时如何启用u-Boot调试消息？-ChipDebug

评分

等级-LV2-ChipDebug

8年前发布84次阅读

Vivado – 当我试图打开一个项目时，我看到：ERROR：[Project 1-547]无法启动tcl proc！

描述我在尝试打开项目时看到以下错误： [Project 1-547]无法启动tcl proc！我无法打开任何项目或生成新项目。创建新项目向导后...

Vivado - 当我试图打开一个项目时，我看到：ERROR：[Project 1-547]无法启动tcl proc！-ChipDebug

评分

等级-LV2-ChipDebug

8年前发布84次阅读

如何在批处理模式下运行Vivado Simulator？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布84次阅读

7系列 – 错误：Bitgen：145 – 如果设计未使用Multiboot并且未设置Bitgen -g ConfigFallback选项，为什么RS0和RS1引脚仍然存在？

描述如果设计未使用Multiboot且未设置Bitgen -g ConfigFallback选项，为什么RS0和RS1引脚仍然存在？我尝试在配置之外使用这些引脚但我收到了以下Bitgen错误：错误：Bitgen：145 - 引脚AD31是一个持久引脚，这意味着配置逻辑在配置后保留对该引脚的控制。但...

评分

等级-LV2-ChipDebug

8年前发布84次阅读

7系列FPGA设计助手 – 故障排除

描述本答复记录可用作指导您解决7系列FPGA设计中可能遇到的常见问题的起点。注意：本答复记录是Xilinx 7系列FPGA解决方案中心（Xilinx答复46370）的一部分。 Xilinx 7系列FPGA解决方案中心可用于解决与7系列器件相关的所有问题。无论您是使用7系列FPGA开始...

评分

等级-LV1-ChipDebug

8年前发布84次阅读

如何减少UniPHY DDR3控制器在Avalon接口上脉冲avl_ready低？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布84次阅读

Virtex6 IODELAY- IODELAY数据输出会引入多少抖动？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布84次阅读

SP605 – FMC连接器引脚不一致

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布84次阅读

Virtex-6 FPGA GTH收发器向导v1.2 – ISE软件的发行说明和已知问题11.4

问题描述本答复记录包含与ISE 11.4和11.5一起发布的Virtex-6 GTH收发器向导v1.2的发行说明和已知问题。解决/修复方法介绍有关此核心的IP安装说明的最新更新，请访问： http ： //www.xilinx.com/ipcenter/coregen/ip_update_install_instructions.htm 有关...

评分

等级-LV1-ChipDebug

7年前发布84次阅读

基于fpga的可重构仪器

有没有大佬了解可重构方面的知识，或者有相关资料，跪求

FPGA常见问题

评分

等级-LV1-ChipDebug

7年前发布84次阅读

LATTICE FPGA 有人用过软jtag调试reveal吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

4年前更新84次阅读

发个quartus prime pro 的license

该帖子内容已隐藏，请登录后查看

登录后继续查看

2

等级-LV1-ChipDebug

3年前更新84次阅读

基于FPGA的单目内窥镜定位系统设计（附代码）

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

-2

等级-LV1-ChipDebug

3年前发布84次阅读

stm32 与 EF2L15LG100B 联合

这个板子的芯片EF2L15LG100B哪些引脚可以用于fpga 与 stm 32 的spi通信，目前正在画电路板，这个芯片好多真假差分对是什么可以使用吗？

评分

等级-LV3-ChipDebug

2年前更新84次阅读

PotatoPie 4.0 实验教程(35) —— FPGA实现摄像头图像二值化膨胀效果

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361什么是图像二值化膨胀，有什么作用？图像二值化膨...

PotatoPie 4.0 实验教程(35) —— FPGA实现摄像头图像二值化膨胀效果-ChipDebug

PotatoPie 4.0 实验教程(35) —— FPGA实现摄像头图像二值化膨胀效果-ChipDebug

PotatoPie 4.0 实验教程(35) —— FPGA实现摄像头图像二值化膨胀效果-ChipDebug

+1

PotatoPie 4.0 实验教程(35) —— FPGA实现摄像头图像二值化膨胀效果-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新84次阅读

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361什么是高斯滤波高斯滤波是一种常见的图像处理技术...

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波-ChipDebug

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波-ChipDebug

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波-ChipDebug

+1

PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波-ChipDebug

评分

等级-LV3-ChipDebug

2年前发布84次阅读

Litex简介PPT

Litex简介PPT-ChipDebug

Litex简介PPT-ChipDebug

Litex简介PPT-ChipDebug

+25

Litex简介PPT-ChipDebug

1

等级-LV1-ChipDebug

2年前更新84次阅读

提问AD采集数据FPGA做FFT处理的问题

在做项目的时候遇到一个问题，求大佬们解答一下要求对频率范围为5Hz到5000Hz的三路振动信号进行采集，打算用一块AD复用三个通道来进行采集，采样频率打算用60KHz，那么每通道的实际采样频率是不是就是20KHz呢？这样是不是就能满足每通道采样频率为信号频率的4...

评分

等级-LV2-ChipDebug

1年前更新84次阅读

Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络（交换器件引脚）

一个学习信号完整性的layout工程师
在layout设计中经常会有一些mipi或者lvds等差分走线，往往都是信号的一段是主控器件，另一端...

Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络（交换器件引脚）-ChipDebug

Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络（交换器件引脚）-ChipDebug

Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络（交换器件引脚）-ChipDebug

Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络（交换器件引脚）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新84次阅读

CRC算法原理与实现02——数学原理与模2运算

转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...

CRC算法原理与实现02——数学原理与模2运算-ChipDebug

CRC算法原理与实现02——数学原理与模2运算-ChipDebug

CRC算法原理与实现02——数学原理与模2运算-ChipDebug

+3

CRC算法原理与实现02——数学原理与模2运算-ChipDebug

评分

等级-LV4-ChipDebug

4年前更新83次阅读

PCIe扫盲——链路初始化与训练基础（三）之LTSSM

PCIe 这一篇文章来简单地介绍一下链路训练状态机（Link Training and Status State Machine，LTSSM），并简要地介绍各个状态的作用和...

PCIe扫盲——链路初始化与训练基础（三）之LTSSM-ChipDebug

PCIe扫盲——链路初始化与训练基础（三）之LTSSM-ChipDebug

PCIe扫盲——链路初始化与训练基础（三）之LTSSM-ChipDebug

+6

PCIe扫盲——链路初始化与训练基础（三）之LTSSM-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前更新83次阅读

适用于xilinx FPGA的 FTDI FT245 同步异步 FIFO 桥接源码

FTDI FT245 同步/异步 FIFO 桥该组件提供了从 FTDI 异步或同步 FIFO 接口（例如在 FT245 或 FT2232 上找到）到 AXI4 主设备和 GPIO 接口的桥接。FT2232 等设备必须使用 FTDI 的 FT_PROG EEPROM 编程工具切换到 FIFO 模式。支持它的 FTDI 设备的异步和同步模式...

FPGA开源项目

评分

等级-LV1-ChipDebug

3年前更新83次阅读

VHDL优秀电子书籍分享（补发）

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

2年前更新83次阅读

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

01概括前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以...

基于FPGA的I2C接口控制器（包含单字节和多字节读写）-ChipDebug

基于FPGA的I2C接口控制器（包含单字节和多字节读写）-ChipDebug

基于FPGA的I2C接口控制器（包含单字节和多字节读写）-ChipDebug

+3

基于FPGA的I2C接口控制器（包含单字节和多字节读写）-ChipDebug

评分

等级-LV2-ChipDebug

2年前更新83次阅读

Lattice_DDR存储器设计规则(ecp系列)

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

2年前发布83次阅读

KIT-8447 ERROR: GUI-8306 ERROR: 想注释掉[72:0] io, 出现以上两个问题. chipwatcher 搜索不到, 请帮解决下,谢谢

KIT-8447 ERROR:
GUI-8306 ERROR:
想注释掉[72:0] io, 出现以上两个问题. chipwatcher 搜索不到, 请帮解决下,谢谢-ChipDebug

评分

上一页 1…64 656667 68…1068 下一页跳转