SOC FPGA论坛首页-ChipDebug-第75页

SOC FPGA论坛首页-ChipDebug-第75页

等级-LV2-ChipDebug

8年前发布81次阅读

请教当使用LATTICE FPGA 软件 ispVM System 将安全密钥编程到LatticeECP3器件时，出现“无法编程密钥熔丝位。无法继续。”错误，如何解决此问题？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布152次阅读

LATTICE CPLD MACHXO2-ZE系列（每个速度等级）的IOPAD最高频率是多少？

LATTICE CPLD MACHXO2-ZE系列（每个速度等级）的IOPAD最高频率是多少？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布104次阅读

Lattice cpld MachXO2的VIH_Max是什么意思？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布193次阅读

lattice FPGA 官方的 ecp3 DEMO 在重新配合后会报错“Reference to undefined module ddr_pll ”，请问怎么解决？

lattice 官方的 ecp3 DEMO 在重新配合后会报错“Reference to undefined module ddr_pll ”，请问怎么解决？
错误内容如下：
ERROR - CG389 :”DK-ECP3-DDR3-011\core\ddr_p_eval\ddr3core\src\rtl\top\ecp3\ddr3_sdram_mem_top_wrapper.v”:200:8:200:17|Ref...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布168次阅读

LATTICE FPGA RTL仿真良好、所有的约束也都符合布局线TRACE，但是时序仿真却出现unknowns未知（X）如何解决？

LATTICE FPGA RTL仿真良好、所有的约束也都符合布局(Place)布线（Route）TRACE，但是时序仿真却出现unknowns未知（X）如何解决？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布53次阅读

可以忽略Lattice FPGA iCE40LM 规格书（datasheet）中提到的上电顺序吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布117次阅读

当用户逻辑在Lattice FPGA XP2器件中运行时，可以运行软错误检测（SED）模块吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布146次阅读

在Lattice diamond IPExpress生成的DPRAM HDL文件中使用NGD_DRC_MASK属性是什么用途？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布80次阅读

LATTICE FPGA所有定义为NC的引脚是否真的没有连接任何东西？如果PCB上的走线直接通过MachXO2中的NC引脚互连，会不会有什么问题？

LATTICE FPGA所有定义为NC的引脚是否真的没有连接任何东西？如果PCB上的走线直接通过MachXO2中的NC引脚互连，会不会有什么问题？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布178次阅读

在Lattice FPGA iCE40器件中可用的编程模式有哪些？

在Lattice FPGA iCE40器件中可用的编程模式有哪些？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布75次阅读

LATTICE FPGA为什么我收到通知，说明我的评估版本Aldec即将到期。我升级到ispLEVER 7.2，但继续收到Aldec Active-HDL即将过期的通知。

LATTICE FPGA为什么我收到通知，说明我的评估版本Aldec即将到期。我升级到ispLEVER 7.2，但继续收到Aldec Active-HDL即将过期的通知。

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布118次阅读

Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入？

Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布121次阅读

Lattice FPGA MachXO3L上的引脚PB38C和PB38D作为MIPI数据输入。但是，在运行P＆R（布局布线）时出现以下错误:

Lattice FPGA MachXO3L上的引脚PB38C和PB38D作为MIPI数据输入。但是，在运行P＆R（布局布线）时出现以下错误:
Cannot place PIO comp “mipi_d1” on PIO site “T15/PB38C” (I/O bank 2). ERROR - Cannot place PIO comp “mipi_d1” on the proposed PIO ...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布372次阅读

LATTICE CPLD MachXO3是否可以通过SPI/ I2C / JTAG之类的编程端口对其SRAM进行重新配置以覆盖已经烧写到NVCM的旧程序？

LATTICE CPLD MachXO3是否可以通过SPI/ I2C / JTAG之类的编程端口对其SRAM进行重新配置以覆盖已经烧写到非易失性配置存储器（NVCM）的旧程序？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布102次阅读

LATTICE CPLD MachXO2规格书中提到的晶振的最大最小值，在电压和温度符合条件的情况下它们是否一直有效？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布113次阅读

当温度升高或降低时，LATTICE CPLD MachXO2的内部晶振的频率是否也会升高或降低，具体关系是怎样的？

当温度升高或降低时，LATTICE CPLD的内部晶振的频率是否也会升高或降低，具体关系是怎样的？例如，逻辑速度通常随着器件冷却而升高。如果器件冷却，振荡器是否也运行得更快？还是运行速度得更慢？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布103次阅读

Lattice（莱迪思）的部署工具 Diamond Deployment Tool支持PCF（Pattern Control Format）格式吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布127次阅读

为什么使用Active-HDL Lattice专用版进行仿真时会出现KERNEL: Error等错误？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布193次阅读

如何使用C程序对LATTICE（莱迪思）的FPGA / CPLD进行编程，是否有相关文档？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布148次阅读

LATTICE FPGA 如何修改JESD207 IP核MCLK时钟的默认频率（90MHz）？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布155次阅读

LATTICE FPGA\CPLD 的锁相环PLL在什么情况下会失锁？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布331次阅读

LATTICE CPLD FPGA即使设计只做很小的更改，如果要查看物理（physical）视图和布局视图（floor）也需要运行完整的编译流程吗？

LATTICE CPLD FPGA即使设计只做很小的更改，如果要查看物理（physical）视图和布局视图（floor）也需要运行完整的编译流程吗？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布104次阅读

Lattice FPGA的“DONE_EX”设置选项是什么意思？

Lattice FPGA的“DONE_EX”设置选项是什么意思？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布111次阅读

MCU如何通过Slave SPI接口使用hex文件对Lattice iCE40 FPGA（CRAM）编程？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布1092次阅读

请教大家，用lattice diamond programer烧录jed文件到芯片上报错“Faild to verify the ID”怎么解决？

想请教大牛们一个问题。用lattice的diamond programer想烧录jed文件到LCMX01200c芯片上，jtag电压都检查了是有3.3V电压，芯片工...

请教大家，用lattice diamond programer烧录jed文件到芯片上报错“Faild to verify the ID”怎么解决？-ChipDebug

等级-LV2-ChipDebug

测试一下 jtag口的电压看对不对
6个下载口电压都对吗
vcc tdi tdo tms tck gnd 看看都对吗
4个是高两个是 0

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布165次阅读

Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少？

Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少？我从Lattice March Xo2 CPLD的datasheet手册找到了这段话，但是怎么理解这段话呢？
4.For electromigration, the average DC current sourced or sinked by I/O pads between two consecutive VC...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布188次阅读

LATTICE CPLD MachXO2的Master I2C（EFB）接口是否完全符合I2C 100kHz标准的时序要求？

LATTICE CPLD MachXO2的Master I2C（EFB）接口是否完全符合I2C 100kHz标准的时序要求？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布415次阅读

Lattice FPGA在diamond的IPexpress中，在频率模式下配置PLL时，IPexpress工具是否可以使用小数N值？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布220次阅读

如何在Lattice CPLD XO2系列器件中执行TransFR（透明传输）操作？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布56次阅读

在远程计算机上调用PAR（Place and Route）时，为什么LATTICE diamond会将作业分派给远程计算机，并且所有远程计算机上的所有PAR之前的操作都会被跳过？

在远程计算机上调用PAR（Place and Route）时，为什么LATTICE diamond会将作业分派给远程计算机，并且所有远程计算机上的所有PAR之前的操作都会被跳过？

Lattice-莱迪斯

评分

上一页 1…73 747576 77…1068 下一页跳转