SOC FPGA论坛首页-ChipDebug-第760页

SOC FPGA论坛首页-ChipDebug-第760页

等级-LV3-ChipDebug

3年前发布51次阅读

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟

本实验主要用于演示FPGA读取RTC芯片PCF8563的时间信息。
1.实验说明
1.1引脚说明
set_pin_assignment { scl_rtc } { LOCATION = ...

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟-ChipDebug

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟-ChipDebug

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟-ChipDebug

+15

PotatoPie 2.1/3.0 教程(14) —— 实验13 FPGA与PCF8563通讯实现数字时钟-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新148次阅读

PotatoPie 2.1/3.0 教程(6) —— 实验5 FPGA内部DNA码读取例程

为了更好地保护用户代码的安全，PotatoPie 板上的EF2芯片均具有唯一的 DNA 序列，可以使用该序列对用户设计进行保护。每块芯片...

PotatoPie 2.1/3.0 教程(6) —— 实验5 FPGA内部DNA码读取例程-ChipDebug

1

等级-LV3-ChipDebug

3年前更新284次阅读

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写

功能概括：使用 SPI 模块对 Flash 进行读写。功能说明：设计 SPI 模块对PotatoPie 板中EF2芯片内置的 Flash 存储资源进行读...

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写-ChipDebug

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写-ChipDebug

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写-ChipDebug

+3

PotatoPie 2.1/3.0 教程(7)——实验6 EF2 FPGA芯片内部FLASH读写-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新99次阅读

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现

功能概括：实现对 FPGA 芯片内部 DSP 乘法器功能的验证。功能说明：将多种不同符号的乘数送入例化后的 DSP IP 核，通过 CWC 抓...

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现-ChipDebug

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现-ChipDebug

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现-ChipDebug

+2

PotatoPie 2.1/3.0 教程(9)——实验8 EF2 FPGA DSP 乘法器实现-ChipDebug

评分

等级-LV4-ChipDebug

2年前更新409次阅读

PotatoPie V2.1/3.0开发板正式发布！

专为在校学生和创客设计，为普及国产FPGA献一份力。做工小巧，可随身携带，紫色外观，设计大气简洁既适合作开发板也可作核心板，...

PotatoPie V2.1/3.0开发板正式发布！-ChipDebug

PotatoPie V2.1/3.0开发板正式发布！-ChipDebug

PotatoPie V2.1/3.0开发板正式发布！-ChipDebug

+3

PotatoPie V2.1/3.0开发板正式发布！-ChipDebug

评分

等级-LV1-ChipDebug

3年前发布84次阅读

DDR3仿真的时候，app_rdy信号一直拉低是什么情况呢？

在使用MIG核控制DDR的时候，进行仿真的时候，初始化完成的后，可以写几个数据，但是之后就一直拉低了。图一是细节图，图二是整体...

DDR3仿真的时候，app_rdy信号一直拉低是什么情况呢？-ChipDebug

DDR3仿真的时候，app_rdy信号一直拉低是什么情况呢？-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新1601次阅读

安路FPGA 100问

TD软件支持哪些操作系统？TD软件支持主流的操作系统Windows7-32bit、Windows7-64bit、Windows10-64bit、Linux。安路的文档在哪里...

安路FPGA 100问-ChipDebug

安路FPGA 100问-ChipDebug

安路FPGA 100问-ChipDebug

安路FPGA 100问-ChipDebug

1

等级-LV3-ChipDebug

3年前更新486次阅读

安路FPGA如何进行区域约束位置约束（Region Constraint）？

按下Chip Viewer toolbar 中的按钮后， Chip Viewer 进入区域约束管理模式，界面右上方的约束管理器会分类显示在 ADC 文件中定义...

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

+22

安路FPGA如何进行区域约束位置约束（Region Constraint）？-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布154次阅读

再谈I2C，硬件问题汇总及死锁解决办法

一般情况下， i2c 设备焊接没什么问题，按照设备手册一步步来，基本上就顺风顺水能够用起来。如果这么一个简单的东西，有时候想...

再谈I2C，硬件问题汇总及死锁解决办法-ChipDebug

再谈I2C，硬件问题汇总及死锁解决办法-ChipDebug

再谈I2C，硬件问题汇总及死锁解决办法-ChipDebug

再谈I2C，硬件问题汇总及死锁解决办法-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布27次阅读

I2C总线协议和死锁原因

一、什么是I2C协议I2C协议是一个允许一主多从进行通讯的协议。它就像串行外设接口（SPI）一样，只能用于短距离通信。又像异步串...

I2C总线协议和死锁原因-ChipDebug

I2C总线协议和死锁原因-ChipDebug

I2C总线协议和死锁原因-ChipDebug

+8

I2C总线协议和死锁原因-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新38次阅读

I2C死锁产生机理及解决办法

在I2C实际使用过程中，最容易出现的一个问题就是死锁，其主要表现为：SCL持续为高，SDA持续为低。产生机理I2C死锁产生的机理...

I2C死锁产生机理及解决办法-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布56次阅读

解救I2C总线BUSY死锁

摘要：本文深入浅出地介绍如何发现I2C总线死锁，分析了各种可能的失效模式，最终找到解决方案。对于硬件工程师如何分析解决...

解救I2C总线BUSY死锁-ChipDebug

解救I2C总线BUSY死锁-ChipDebug

解救I2C总线BUSY死锁-ChipDebug

解救I2C总线BUSY死锁-ChipDebug

评分

等级-LV3-ChipDebug

3年前更新20次阅读

Linux内核4.14版本——I2C子系统(5)_I2C死锁相关

源码：driversi2cbussesi2c-st.cdriversi2ci2c-core-base.c1. i2c_init_recovery（死锁复位机制初始化）i2c_add_adapter->i2c_register_adapter->i2c_init_recovery
static int i2c_register_adapter(struct i2c_adapter *adap)
{ int res = -EINVAL; ...

评分

等级-LV3-ChipDebug

3年前发布17次阅读

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？

我们平时在调试I2C的时候可能很少去关注NACK信号，只知道如果Master发送数据，MSB先发，LSB后发，连续发送一个字节(8个bit)，之...

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

+4

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布15次阅读

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？

现象：单片机采用硬件I2C读取E2PROM，当单片机复位时，会有概率出现再无法与E2PROM通信，此时SCL为高，SDA一直为低。原因：当单...

采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？-ChipDebug

评分

等级-LV3-ChipDebug

3年前发布19次阅读

I2C死锁问题集锦

最近遇到I2C死锁问题，麻烦得狠。解I2C死锁，最好的办法是软件办法。采用硬件I2C读取E2PROM，单片机复位发生死锁怎么办？Linux内核4.14版本——I2C子系统(5)_I2C死锁相关解救I2C总线BUSY死锁I2C死锁产生机理及解决办法I2C总线协议和死锁原因再谈I2C，硬件问题...

评分

等级-LV3-ChipDebug

3年前更新34次阅读

从TD工程中让内部逻辑分析仪chipwatch的.cwc文件不生效（不参与编译）的方法

平时我们在调试中一般都会用到chipwatch, 但是调试完量产时，我们不希望工程中包含这部分逻辑，以前的TD版中只能是从工程移除.cw...

从TD工程中让内部逻辑分析仪chipwatch的.cwc文件不生效（不参与编译）的方法-ChipDebug

从TD工程中让内部逻辑分析仪chipwatch的.cwc文件不生效（不参与编译）的方法-ChipDebug

评分

等级-LV1-ChipDebug

3年前发布148次阅读

XScuGic_SetPriorityTriggerType函数如何设置下降沿触发？

我在调用XScuGic_SetPriorityTriggerType(XScuGic *InstancePtr, u32 Int_Id,u8 Priority, u8 Trigger)函数的时候，发现只能设置上升沿或者高电平触发，那如果我要设置低电平或者下降沿触发该怎么做呢？

评分

等级-LV1-ChipDebug

2年前更新33次阅读

提问用输出的完成标志位控制输入使能是否合理？

大家好，本人正在学习FPGA的基本知识，目前正在编写板子和上位机的UART串口通信环回程序，其中发送端的输入输出定义如下所示module uart_tx_fsm
#( parameter SYS_CLK_FREQ = 50_000_000, parameter BAUD_RATE = 9600
)( input i_sys_clk, input i_asyn_rst_n...

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前发布326次阅读

芯片测试相关术语汇总

什么是芯片制造的Corner以及SS/TT/FF特点？世界上没有两片叶子是相同的，同样世界上没有两个芯片是相同的。芯片制造是一个物理...

芯片测试相关术语汇总-ChipDebug

1

等级-LV1-ChipDebug

2年前发布126次阅读

提问modelsim显示定点小数时，小数位超过30位不能正确显示。

vivado和modelsim联合仿真，i_signal_1的数据格式是fix48_46。但在modelsim的global signal radix里一旦设置超过30位小数位，显...

modelsim显示定点小数时，小数位超过30位不能正确显示。-ChipDebug

modelsim显示定点小数时，小数位超过30位不能正确显示。-ChipDebug

评分

小孩到大人

等级-LV1-ChipDebug

2年前发布74次阅读

提问FPGA的udp通信

目前是在做一个项目，其中FPGA板卡上的程序已经固化（应该是没有问题的）。使用别人的开发上位机软件不能正常的与FPGA通信，在电脑上能够看见连接到未知的网络。此时怀疑是FPGA的IP和MAC地址没有设定好，但是现在又无法确定FPGA的程序中的IP地址具体设置为什...

评分

等级-LV3-ChipDebug

2年前更新5067次阅读

全网最完整易理解的R-2R DAC原理分析

R/2R DAC 与 R/2nR DAC的电压模式二进制加权电阻DAC是教材中常用的最简单DAC示例。然而，该DAC本身不具单调性，而且实际上难以成...

全网最完整易理解的R-2R DAC原理分析-ChipDebug

全网最完整易理解的R-2R DAC原理分析-ChipDebug

全网最完整易理解的R-2R DAC原理分析-ChipDebug

+10

全网最完整易理解的R-2R DAC原理分析-ChipDebug

2

等级-LV1-ChipDebug

2年前更新122次阅读

如何在U-BOOT的boot.scr中加载bit文件

转载自网络，原文链接如下：
https://support.xilinx.com/s/article/000035292?language=zh_CN在2020.1版本之后，u-boot阶段...

如何在U-BOOT的boot.scr中加载bit文件-ChipDebug

如何在U-BOOT的boot.scr中加载bit文件-ChipDebug

如何在U-BOOT的boot.scr中加载bit文件-ChipDebug

+2

如何在U-BOOT的boot.scr中加载bit文件-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新507次阅读

仿真编译性能优化（VCS 高级特性）

1简介冗长的编译和仿真，对于稍大的工程，编译加上仿真可能需要1个小时以上并且占用大量内存，而跑回归更是消耗大量的时间以及内...

仿真编译性能优化（VCS 高级特性）-ChipDebug

仿真编译性能优化（VCS 高级特性）-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新284次阅读

开源仿真工具Verilator入门1：安装和测试

Verilator：工具介绍Verilator是一种开源的Verilog/SystemVerilog仿真器，可用于编译代码以及代码在线检查，Verilator能够读取Ve...

开源仿真工具Verilator入门1：安装和测试-ChipDebug

开源仿真工具Verilator入门1：安装和测试-ChipDebug

开源仿真工具Verilator入门1：安装和测试-ChipDebug

+13

开源仿真工具Verilator入门1：安装和测试-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新118次阅读

开源仿真工具Verilator入门2：主要数据结构介绍

AstNode类：用于解析Verilog
AST（抽象语法树）在最顶层由类AstNode表示，AstNode是抽象类，其派生类对应某个单一元件或者多组元...

开源仿真工具Verilator入门2：主要数据结构介绍-ChipDebug

开源仿真工具Verilator入门2：主要数据结构介绍-ChipDebug

开源仿真工具Verilator入门2：主要数据结构介绍-ChipDebug

+8

开源仿真工具Verilator入门2：主要数据结构介绍-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新505次阅读

开源仿真工具Verilator入门3：多线程性能优化

多线程（Multi-Threads），是算法运算进程中并发调度、执行和处理多个不同任务。多线程优化强调的是计算资源的高利用率，目的是...

开源仿真工具Verilator入门3：多线程性能优化-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新159次阅读

开源仿真工具Verilator入门4：调试

作为全球第四大仿真器，Verilator拥有快速仿真和性能优化的独特优势。Verilator的工作原理是将Verilog转换成C++，在C++环境下进...

开源仿真工具Verilator入门4：调试-ChipDebug

开源仿真工具Verilator入门4：调试-ChipDebug

开源仿真工具Verilator入门4：调试-ChipDebug

+7

开源仿真工具Verilator入门4：调试-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新139次阅读

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

01概括前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以...

基于FPGA的I2C接口控制器（包含单字节和多字节读写）-ChipDebug

基于FPGA的I2C接口控制器（包含单字节和多字节读写）-ChipDebug

基于FPGA的I2C接口控制器（包含单字节和多字节读写）-ChipDebug

+3

基于FPGA的I2C接口控制器（包含单字节和多字节读写）-ChipDebug

评分

上一页 1…758 759760761 762…1068 下一页跳转