SOC FPGA论坛首页-ChipDebug-第972页

SOC FPGA论坛首页-ChipDebug-第972页

等级-LV1-ChipDebug

6年前发布20次阅读

CPRI IP核自动速率协商测试平台中.mif文件名中的错误

CPRI MegaCore功能的自动速率协商测试平台中包含的ROM文件中的内存初始化文件（ .mif ）名称与生成的文件名不匹配。您可以手动修复此错误并运行测试平台。此问题仅影响tb_altera_cpri_autorate和tb_altera_cpri_c4gx_autorate客户演示测试平台。 tb_altera_c...

评分

等级-LV1-ChipDebug

6年前发布41次阅读

LogiCORE快速傅里叶变换（FFT） – 发行说明和已知问题

问题描述此答复记录包含CORE Generator LogiCORE IP快速傅里叶变换（FFT）内核的发行说明和已知问题列表。针对每个版本的核心列出以下信息：新功能已解决的问题已知的问题 LogiCORE快速傅里叶变换休息室： http ： //www.xilinx.com/products/ipcenter/FFT.h...

评分

等级-LV2-ChipDebug

6年前发布2次阅读

3.1i科里根——XILIX核心发生器3.1I版本中的新内容

描述关键词：新COREGEN紧迫：热一般描述：3.1I版本的Xilinx核心生成器中的新内容解决方案1。在所有平台上启动时间更快。2。Solaris（~1.5 x）上的更快运行时间三。新内核生成器主图形用户界面-新的、简化的目标家庭支持在主屏幕上显示-精简链接到相关的Xilinx...

评分

等级-LV1-ChipDebug

6年前发布1次阅读

警告消息：“无法将非外设寄存器<名称>打包到I / O引脚<名称> – 外围总线太少。”

评分

等级-LV1-ChipDebug

6年前发布25次阅读

Project Navigator – 无法从Project Navigator GUI启动集成的第三方工具

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布14次阅读

如何构建最新的U-Boot版本以便在Cyclone®VSoC上使用器件树支持？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布10次阅读

基金会：如何围绕一个项目移动

描述关键词：基础、移动、复制紧迫性：标准一般描述：移动基础工程的两种方法如下所述。解决方案1）在基础中使用文件& gt；复制项目命令项目经理将项目复制到另一个位置。这可以用来将项目复制到软盘上，然后这个函数也允许你重命名。一个项目。2）使用文...

评分

等级-LV2-ChipDebug

6年前发布12次阅读

许可 – “错误：安全：12 – 没有’xx7xxxxx’功能版本2012.07可用（-5），……”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布1次阅读

当我尝试使用ByteBlasterMV™电缆编程我的100针塑料四方扁平封装（PQFP）增强配置器件时，为什么MAX +PLUS®II软件要求我输入新的器件密码？

由于Controller与增强配置器件闪存之间的地址引脚（即FA＃和CA＃）连接不正确，您可能会收到此错误消息。您必须从外部连接100引脚PQFP封装的以下引脚： F-A0 - > C-A0
F-A1 - > C-A1
F-A15 - > C-A15
F-A16 - > C-A16 有关增强型配置器件引脚的更...

评分

等级-LV1-ChipDebug

6年前发布1次阅读

7.1i MAP – STARTUP被错误删除

问题描述紧迫性：很热一般问题描述：在版本7.1i中引入了一个问题，其中在MAP阶段期间从设计中错误地裁剪了STARTUP块。解决/修复方法最新的7.1i Service Pack中已修复此问题： http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp 同时，版本6.3i可用于...

评分

等级-LV2-ChipDebug

6年前发布3次阅读

4.2i时序分析器/TrCE-使用实例名称指定从A:到TIG的TIG不起作用

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布8次阅读

为什么25G以太网IP的动态生成示例设计在Stratix 10 ES1和ES2器件中失败？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布2次阅读

LogiCORE MOST NIC v1.2 – 在时序仿真期间可能会发生比较不匹配

问题描述比较时序仿真期间可能会发生不匹配。解决/修复方法此错误不是核心问题的结果。它取决于核心如何放置在具有大量未使用区域的器件中，例如测试平台。您可以通过将PERIOD_OPB_CLK和PERIOD_MOST_CLK的时钟周期设置为30000来解决此问题。

评分

等级-LV2-ChipDebug

6年前发布1次阅读

2.1i VARTEXE PAR误差：位置：1670 – IOB分量具有LVDS的IO标准，必须将定位约束放置到支持的特定IOB位置。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布5次阅读

HardCopy®器件的I / O电气性能与同等FPGA中的相同吗？

评分

等级-LV1-ChipDebug

6年前发布10次阅读

Virtex-5 FPGA GTX RocketIO – 使用结构时钟校正模块时的仿真警告

问题描述当仿真由奇数个时钟校正字节生成的GTX RocketIO向导生成的示例设计时，可能会看到以下警告： “警告：在时间55134250，当RST为高电平时，AFIFO36_INTERNAL实例testbench.DUT.xaui_block.rocketio_wrapper_i.tile1_gtp0_cc_2b_1skp_i.cc_fifo.INT_FIFO...

评分

等级-LV2-ChipDebug

5年前发布45次阅读

2018.2 / 3 Zynq UltraScale + MPSoC VCU – 为什么GStreamer在尝试解码某些传输流（TS）文件时会崩溃？

问题描述为什么GStreamer在尝试解码某些传输流（TS）文件时会崩溃？＃gst-launch-1.0 filesrc location = input.ts！ tsdemux！ h264parse！ omxh264dec！ queue max-size-bytes = 0！ kmssink bus-id = fd4a0000.zynqmp-display fullscreen-overlay = 1 解...

评分

等级-LV2-ChipDebug

6年前发布11次阅读

基础模拟器-“无效芯片描述符”错误，同时加载网表

描述关键词：无效，芯片，描述符紧迫性：标准一般描述：在加载网络表进行功能模拟时，出现以下错误基金项目经理：SIM：无效的芯片描述符解决方案一当一个宏的网表损坏时，也会发出此错误。查看基础项目管理器以确定正在加载哪个宏。当发出错误时。在示意编辑...

评分

等级-LV2-ChipDebug

6年前发布38次阅读

许可 – 保修期内的客户如何获得Vivado许可？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布25次阅读

与早期版本的DS-5的SoC EDS安装错误

在安装SoC嵌入式设计套件（EDS）之前，必须卸载所有以前版本的DS-5。如果您不卸载以前的DS-5版本，SoC EDS安装程序将询问您是否要更改，修复或删除DS-5。如果您此时选择卸载，则安装过程将删除DS-5版本而不重新安装新版本。解决/修复方法手动卸载以前的DS-5...

评分

等级-LV1-ChipDebug

6年前发布4次阅读

LogiCORE光纤通道v2.0核心 – 光纤通道核心的发行说明和已知问题

问题描述一般问题描述：本答复记录包含7.1i IP更新＃1中发布的LogiCORE光纤通道v2.0核心版本说明，包含在7.1i IP更新＃2和IP更新＃3中，其中包括以下内容： - v2.0中的新功能 - v2.0中的错误修复 - v2.0中的已知问题注意：由于7.1i IP更新＃2或IP更新＃3，未...

评分

等级-LV2-ChipDebug

6年前发布1次阅读

4.2i影响-当我在批处理“文件生成”模式中使用验证命令行选项时，不正确的TDO值被写入到SF文件中

描述一般描述：在4.2i影响Program程序中，当在文件生成模式中使用验证命令行选项时，不正确的TDO值被写入到SF文件中。例如： iMPACT 批处理设置模式-bsFigStReal-PvsVF-文件测试AdPosier-P 1文件VyTx.BIT验证-P 1在SIF/STAPL文件中，验证段中的TDO值都将是“0...

评分

等级-LV1-ChipDebug

6年前发布6次阅读

用于PCI Express的7系列集成模块 – 在生成x8Gen2内核时，xcl.72中的用户clk2错误地限制在XDC文件中

描述找到版本：v1.7 已解决的版本和其他已知问题：请参阅（Xilinx答复40469）在为PCI Express v1.7内核生成7系列内置块时，userclk2被错误地限制为125 MHz而不是250 MHz。解这是一个已知问题，可以在下一版本的核心版本中修复。注意：“找到版本”是指...

评分

等级-LV1-ChipDebug

6年前发布1次阅读

9.2.00.967 System Generator for DSP – 发行说明/ README和已知问题列表

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布3次阅读

2.1i SP4ngdBug -程序异常终止- Watson博士在NT4SP5上

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布4次阅读

内部错误：子系统：DBB，文件：dbb_netlist_duplicator.cpp，行：301 dup_parent！= 0

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布37次阅读

Virtex-6 FPGA嵌入式三态以太网MAC Wrapper v1.3 – 示例设计MMCM参数值可能导致Map错误或导致边缘操作

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布19次阅读

2018.2 / 3 Zynq UltraScale + MPSoC VCU – 为什么在关闭文件时尝试刷新多次时VCU会挂起？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布10次阅读

Windows 3.11下的XKEY 5.2没有看到密钥，但在DOS下工作良好。

描述在并行端口上只有Xilinx密钥。DOS下的XKEY 5.2读取并行端口上的密钥，但XKEY下Windows没有。解决方案一与LPT1/LPT2上的Windows驱动程序存在冲突。当HP LaseJET 5L驱动程序安装在与Xilinx密钥相同的端口上时，已经报告了这个问题。解决方法是禁用此驱动程...

评分

等级-LV2-ChipDebug

6年前发布12次阅读

14.1 EDK – 使用NOLOAD属性增加软件启动时间

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

上一页 1…970 971972973 974…1055 下一页跳转