SOC FPGA论坛首页-ChipDebug-第1050页

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子部分内容已隐藏
付费阅读
已售 1
10积分
1 This specification provides a flexible, low-cost, High-Speed serial interface solution for communication 2 interconnection between components inside a mobile device. Traditionally, these interfaces are CMOS 3 parallel busses at low bit rates with slow edges for EMI reasons. The D-PHY solution enables significant 4 extension of the interface bandwidth for more advanced applications. The D-PHY solution can be realized 5 with very low power consumption.
该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子部分内容已隐藏
付费阅读
3积分
设计一个LCD控制器,该控制器基于Altera的SOPC系统,通过SOPC中的Avalon总线接口与Nios II处理器和SDRAM控制器通信,使之能显示640*480分辨率,显示颜色深度达到16bit,输出接口兼容TFT LCD。
该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看