SOC FPGA论坛首页-ChipDebug-第24页

SOC FPGA论坛首页-ChipDebug-第24页

等级-LV1-ChipDebug

4年前更新170次阅读

Lattice推出了基于超低功耗FPGA up5k （iphone手机上曾用）的TinyML开发平台的开源方案

Lattice推出了基于超低功耗（iphone手机上曾用的up5k）FPGA的TinyML开发平台，并且开源了声音和人脸识别的开源方案。视觉、...

Lattice推出了基于超低功耗FPGA up5k （iphone手机上曾用）的TinyML开发平台的开源方案-ChipDebug

Lattice推出了基于超低功耗FPGA up5k （iphone手机上曾用）的TinyML开发平台的开源方案-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

4年前更新55次阅读

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？

随着企业运营的节奏日益加快，人们对快速响应的期望日益提升，决策逐渐从数据中心转向网络边缘。无论是要尽量保障繁忙...

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

+5

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新67次阅读

国外数字FPGA设计书籍免费分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新166次阅读

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？

“ 介绍代码规范的时候，反复强调不能出现组合逻辑环，具体就是组合逻辑所有的else语句要写全，case语句也要写全，但组合逻辑环...

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？-ChipDebug

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？-ChipDebug

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？-ChipDebug

+2

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新178次阅读

IC设计中逻辑表达式如何转换为晶体管电路

在数字IC设计面试中经常会被要求画出某一个逻辑表达式的管级电路，本文将基于逻辑门的构成解释如何完成任意逻辑的管级电路设计。...

IC设计中逻辑表达式如何转换为晶体管电路-ChipDebug

IC设计中逻辑表达式如何转换为晶体管电路-ChipDebug

IC设计中逻辑表达式如何转换为晶体管电路-ChipDebug

+4

IC设计中逻辑表达式如何转换为晶体管电路-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新60次阅读

常用通信协议总结及FPGA实现（上）

1.UART
UART是异步串行通信口的总称。它所包含的RS232RS449RS423等等是对应各种异步串行通信口的接口标准和总线标准。他...

常用通信协议总结及FPGA实现（上）-ChipDebug

常用通信协议总结及FPGA实现（上）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新58次阅读

常用通信协议总结及FPGA实现（下）

继续更新常用的串口通信协议。本次要介绍的是SPI协议。
3.SPI： SPI（serial peripheral interface）也是一种同步串行通...

常用通信协议总结及FPGA实现（下）-ChipDebug

常用通信协议总结及FPGA实现（下）-ChipDebug

常用通信协议总结及FPGA实现（下）-ChipDebug

常用通信协议总结及FPGA实现（下）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新58次阅读

FPGA时序基础理论

对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想...

FPGA时序基础理论-ChipDebug

FPGA时序基础理论-ChipDebug

FPGA时序基础理论-ChipDebug

+4

FPGA时序基础理论-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新35次阅读

FPGA需求旺盛，英特尔公布最新路线图

在过去几年，因为AI、数据中心和5G的火热，FPGA过去几年的关注度正在大增。正如英特尔数据中心与人工智能集团副总裁兼可编程解决...

FPGA需求旺盛，英特尔公布最新路线图-ChipDebug

FPGA需求旺盛，英特尔公布最新路线图-ChipDebug

FPGA需求旺盛，英特尔公布最新路线图-ChipDebug

FPGA需求旺盛，英特尔公布最新路线图-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新23次阅读

网络边缘的FPGA创新：莱迪思Avant-E FPGA带来全新机遇

众所周知，随着企业转向比集中式云数据中心更低的延迟、更安全和私密的处理，网络边缘计算持续快速增长。市场上正部署数十亿的网...

网络边缘的FPGA创新：莱迪思Avant-E FPGA带来全新机遇-ChipDebug

网络边缘的FPGA创新：莱迪思Avant-E FPGA带来全新机遇-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

4年前更新38次阅读

双赛事圆满落幕安路科技与新生力量同行

12月业已过半，2022年全国大学生嵌入式芯片与系统设计竞赛FPGA创新设计竞赛、2022年第四届集成电路EDA设计精英挑战赛均已于近期圆满落幕。作为两场业内重要赛事的命题方与赞助企业，安路科技全程参与了项目内的技术指导与设计材料提供。 FPGA创新设计竞赛由...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新54次阅读

安路科技FutureDynasty软件全新发布

2022年5月，安路科技发布了精心打造的SF1系列FPSoC器件，SF1以单芯片实现了RISC-V和可编程逻辑的优势融合，获得了广泛的市场关...

安路科技FutureDynasty软件全新发布-ChipDebug

安路科技FutureDynasty软件全新发布-ChipDebug

安路科技FutureDynasty软件全新发布-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新33次阅读

安路科技荣获上海市重点产品质量攻关成果一等奖！

近日，上海市市场监督管理局和上海市经济和信息化委员会联合发布了《2022年上海市重点产品质量攻关成果名单》（沪市监质发〔2022...

安路科技荣获上海市重点产品质量攻关成果一等奖！-ChipDebug

安路科技荣获上海市重点产品质量攻关成果一等奖！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新73次阅读

FPGA大厂为何陆续重返中端市场？

FPGA市场在过去几年经历了快速增长。数据显示，2020-2021年，全球FPGA市场增长速度为16%，此后，到2027年，该市场预计将以12%的...

FPGA大厂为何陆续重返中端市场？-ChipDebug

FPGA大厂为何陆续重返中端市场？-ChipDebug

FPGA大厂为何陆续重返中端市场？-ChipDebug

FPGA大厂为何陆续重返中端市场？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新22次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(13)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的用户参数。P45User ParametersTable 4-1 shows the relationship between the fields in the Vivado IDE and the User Parameters (which can b...

评分

等级-LV1-ChipDebug

4年前更新14次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(12)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的配置界面。 P4...

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(12)-ChipDebug

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(12)-ChipDebug

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(12)-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新35次阅读

FPGA知识汇集-FPGA系统时序理论

时序约束条件
下面来具体讨论一下系统时序需要满足的一些基本条件。我们仍然以下图的结构为例，并可以据此画出相应的时序分析...

FPGA知识汇集-FPGA系统时序理论-ChipDebug

FPGA知识汇集-FPGA系统时序理论-ChipDebug

FPGA知识汇集-FPGA系统时序理论-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新20次阅读

莱迪思以全新Avant FPGA平台再度斩获SEAL商业可持续发展奖

莱迪思半导体今日宣布其全新Avant™ FPGA平台荣获2022年度SEAL商业可持续发展奖。莱迪思Avant凭借其领先的低功耗、高性能和小尺寸特性获得可持续产品类别奖，成为继2021年Nexus FPGA平台获奖之后再次获得该奖项的产品。
莱迪思总裁兼首席执行官Jim Anderson...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

4年前更新152次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(14)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的设计示例。Exam...

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(14)-ChipDebug

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(14)-ChipDebug

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(14)-ChipDebug

+12

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(14)-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新64次阅读

为FPGA初创企业拓宽「芯」边界

2022年半导体行业杀出一匹“黑马”——专注FPGA芯片研发与设计的公司异格技术，在成立短短8个月内便拿到了经纬中国、红点中国、...

为FPGA初创企业拓宽「芯」边界-ChipDebug

为FPGA初创企业拓宽「芯」边界-ChipDebug

为FPGA初创企业拓宽「芯」边界-ChipDebug

+4

为FPGA初创企业拓宽「芯」边界-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新57次阅读

国外FPGA数字电路设计书籍第4期

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新28次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(15)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的应用板卡KCU105的VADJ通电。 P65KCU105 Board FMCH VADJ AdjustmentThe KCU105 board system controller must apply power to the VADJ power ...

评分

等级-LV1-ChipDebug

3年前更新55次阅读

分享两本FPGA时序分析精典英文书籍资料

该帖子内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新72次阅读

FPGA工程师应如何挑选ADC和DAC

将具有信号处理功能的FPGA与现实世界相连接，需要使用模数转换器(ADC)或数模转换器(DAC)一旦执行特定任务，FPGA系统必须与现实世...

FPGA工程师应如何挑选ADC和DAC-ChipDebug

FPGA工程师应如何挑选ADC和DAC-ChipDebug

FPGA工程师应如何挑选ADC和DAC-ChipDebug

+5

FPGA工程师应如何挑选ADC和DAC-ChipDebug

评分

等级-LV1-ChipDebug

4年前发布126次阅读

Xilinx PCIE IP 支持器件分析

1 引言随着人工智能，大数据相关技术的发展，高速的 PCIE 设备需求与日俱增。Xilinx 公司在其高端的 Ultrascale+，Ultrascale...

Xilinx PCIE IP 支持器件分析-ChipDebug

Xilinx PCIE IP 支持器件分析-ChipDebug

Xilinx PCIE IP 支持器件分析-ChipDebug

+4

Xilinx PCIE IP 支持器件分析-ChipDebug

评分

等级-LV2-ChipDebug

4年前更新44次阅读

哈工大体系结构lab3 —— 流水线处理器的verilog实现

流水线处理器的verilog实现
是的我刚刚验收完最后一个实验，所以怀着激动的心情，把当时其中一个留档的代码发出来，还算较为清晰...

哈工大体系结构lab3 —— 流水线处理器的verilog实现-ChipDebug

哈工大体系结构lab3 —— 流水线处理器的verilog实现-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新181次阅读

FPGA 点亮LED灯

设计流程首先对项目要有一个全局的考虑，分析项目需要几个模块构成，确定各个子模块的关系和信号之间的相互关系，然后确定模块...

FPGA 点亮LED灯-ChipDebug

FPGA 点亮LED灯-ChipDebug

FPGA 点亮LED灯-ChipDebug

+50

FPGA 点亮LED灯-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新84次阅读

FPGA实现LCD显示屏显示彩条

总体设计系统总体分为五个模块，分别是：rd_id(读显示屏ID模块)，clk_div(时钟分频模块)，lcd_display(lcd屏显示模块)，lcd_driv...

FPGA实现LCD显示屏显示彩条-ChipDebug

FPGA实现LCD显示屏显示彩条-ChipDebug

FPGA实现LCD显示屏显示彩条-ChipDebug

+3

FPGA实现LCD显示屏显示彩条-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新46次阅读

fpga实操训练（vga测试）

【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：feixiaoxing @163.com】我自己读书那会，买的电脑还是以台式机居...

fpga实操训练（vga测试）-ChipDebug

fpga实操训练（vga测试）-ChipDebug

fpga实操训练（vga测试）-ChipDebug

+4

fpga实操训练（vga测试）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新17次阅读

FPGA 基本模块的主要功能

1．可编程输入/输出单元（I/O 单元）
FPGA 的 I/O 单元被划分为若干个组（Bank），每个 Bank 的接口标准由其接口电压 VCCO 决定...

FPGA 基本模块的主要功能-ChipDebug

FPGA常见问题

评分

上一页 1…22 232425 26…1068 下一页跳转