SOC FPGA论坛首页-ChipDebug-第26页

SOC FPGA论坛首页-ChipDebug-第26页

等级-LV1-ChipDebug

3年前更新87次阅读

免费分享三本FPGA设计CPU的书籍

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3年前更新72次阅读

FPGA架构及相关基本概念

目录/contents● FPGA基础知识● FPGA基本架构● FPGA应用领域与优势● FPGA开发流程01FPGA基础知识FPGA(Field Programmable Gat...

FPGA架构及相关基本概念-ChipDebug

FPGA架构及相关基本概念-ChipDebug

FPGA架构及相关基本概念-ChipDebug

+5

FPGA架构及相关基本概念-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新388次阅读

记录Lattice FPGA iCE40 HX8K开发中遇到的那些坑

第一次开发Lattice FPGA，记录一下遇到的问题供大家参考
使用的芯片时iCE40HX8K，采用的是外接flash方式。
问题1：烧写程序时出...

记录Lattice FPGA iCE40 HX8K开发中遇到的那些坑-ChipDebug

记录Lattice FPGA iCE40 HX8K开发中遇到的那些坑-ChipDebug

记录Lattice FPGA iCE40 HX8K开发中遇到的那些坑-ChipDebug

+3

记录Lattice FPGA iCE40 HX8K开发中遇到的那些坑-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新211次阅读

FPGA使用pwm波控制电机附带检测转速

一、任务解析
1.基础部分：
任务要求：
a．速度调节：设计输入电路，实现电机转数设定（10进制显示）。

FPGA使用pwm波控制电机附带检测转速-ChipDebug

FPGA使用pwm波控制电机附带检测转速-ChipDebug

FPGA使用pwm波控制电机附带检测转速-ChipDebug

+22

FPGA使用pwm波控制电机附带检测转速-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新87次阅读

4种FPGA时钟分频【附源码】：1.偶数分频；2.奇数分频（占空比50%）；3.奇数分频（任意无占空比）；4.小数分频；

VL37 偶数分频
题目介绍
请使用D触发器设计一个同时输出2/4/8分频的50%占空比的时钟分频器；注意rst为低电平复位。
信号示意图...

4种FPGA时钟分频【附源码】：1.偶数分频；2.奇数分频（占空比50%）；3.奇数分频（任意无占空比）；4.小数分频；-ChipDebug

4种FPGA时钟分频【附源码】：1.偶数分频；2.奇数分频（占空比50%）；3.奇数分频（任意无占空比）；4.小数分频；-ChipDebug

4种FPGA时钟分频【附源码】：1.偶数分频；2.奇数分频（占空比50%）；3.奇数分频（任意无占空比）；4.小数分频；-ChipDebug

+11

4种FPGA时钟分频【附源码】：1.偶数分频；2.奇数分频（占空比50%）；3.奇数分频（任意无占空比）；4.小数分频；-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新104次阅读

HDLBits练习汇总-14-时序逻辑设计测试–状态机（二）

水箱问题（Exams/ece241 2013 q4）
一个大水库的水为几个用户服务。为了保持足够高的水位，三个传感器以5英寸的间隔垂直放置。当...

HDLBits练习汇总-14-时序逻辑设计测试--状态机（二）-ChipDebug

HDLBits练习汇总-14-时序逻辑设计测试--状态机（二）-ChipDebug

HDLBits练习汇总-14-时序逻辑设计测试--状态机（二）-ChipDebug

+12

HDLBits练习汇总-14-时序逻辑设计测试--状态机（二）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新34次阅读

【LabVIEW FPGA图形化】IP集成节点：频率计

一、前情提要
上一节内容介绍了LabVIEW中比较实用的ngc文件，并通过分析底层代码的编写进一步说明了LabVIEW中IP集成节点导入与编...

【LabVIEW FPGA图形化】IP集成节点：频率计-ChipDebug

【LabVIEW FPGA图形化】IP集成节点：频率计-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新750次阅读

最新的Vivado安装、使用教程（2022/12/31）

1.Vivado 开发环境
1.1 Vivado 软件介绍
一提起 Xilinx 的开发环境，人们总是先会想起 ISE，而对 Vivado 不甚了解。其实，Vivad...

最新的Vivado安装、使用教程（2022/12/31）-ChipDebug

最新的Vivado安装、使用教程（2022/12/31）-ChipDebug

最新的Vivado安装、使用教程（2022/12/31）-ChipDebug

+11

最新的Vivado安装、使用教程（2022/12/31）-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新67次阅读

xilinx ZYNQ 7000 AXI GPIO

.0AXI GPIO
第一部分
PS 和 PL之间的通讯有一个接口称为AXI。AXI总线具体的内容这边不去深究，可以理解为一种特殊协议的通讯方式...

xilinx ZYNQ 7000 AXI GPIO-ChipDebug

xilinx ZYNQ 7000 AXI GPIO-ChipDebug

xilinx ZYNQ 7000 AXI GPIO-ChipDebug

+14

xilinx ZYNQ 7000 AXI GPIO-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新41次阅读

Xilinx ZYNQ 7000 AXI GPIO 读写/中断

打开SDK 后，创建官方例程
打开官方例程后，会发现这个AXI GPIO设置和 PS MIO/EMIO一模一样
int main(void)
{ int Status; volat...

Xilinx ZYNQ 7000 AXI GPIO 读写/中断-ChipDebug

Xilinx ZYNQ 7000 AXI GPIO 读写/中断-ChipDebug

Xilinx ZYNQ 7000 AXI GPIO 读写/中断-ChipDebug

+1

Xilinx ZYNQ 7000 AXI GPIO 读写/中断-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新48次阅读

基于FPGA的HDB3编译码verilog实现，结合MATLAB进行辅助验证

一、理论基础
HDB3码(三阶高密度双极性码)是串行数据传输的一种重要编码方式，和最常用的NRZ码(非归零码)相比，以上...

基于FPGA的HDB3编译码verilog实现，结合MATLAB进行辅助验证-ChipDebug

基于FPGA的HDB3编译码verilog实现，结合MATLAB进行辅助验证-ChipDebug

基于FPGA的HDB3编译码verilog实现，结合MATLAB进行辅助验证-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新104次阅读

xilinx FPGA idelay 原语用法

这里以Artix-7芯片为例，这里以200M时钟延迟为例，其它频率的时钟计算方式和这个一样，IDELAY_VALUE可以设置0~31，如果设置为0默...

xilinx FPGA idelay 原语用法-ChipDebug

xilinx FPGA idelay 原语用法-ChipDebug

xilinx FPGA idelay 原语用法-ChipDebug

+7

xilinx FPGA idelay 原语用法-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新48次阅读

Verilog_实现任意占空比、任意分频的方法

在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求这样的话，对于程序有一定的要求，现在我在前人经验的基础上做一个简单的总结，实现对一个频率的任意占空比的任意分频。比如：我们FPGA系统时钟是50M Hz，而我们要产生的频...

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新114次阅读

常用串行总线(一)——UART协议(Verilog实现)

目录/contents● UART基础知识● UART传输协议● UART代码实现● UART的优缺点01UART基础知识通用异步收发传输器（Universal Asy...

常用串行总线(一)——UART协议(Verilog实现)-ChipDebug

常用串行总线(一)——UART协议(Verilog实现)-ChipDebug

常用串行总线(一)——UART协议(Verilog实现)-ChipDebug

+4

常用串行总线(一)——UART协议(Verilog实现)-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3年前更新833次阅读

FPGA SPI协议(Verilog实现)

目录/contents
● SPI基础知识
● SPI传输协议
● SPI配置方式

FPGA SPI协议(Verilog实现)-ChipDebug

FPGA SPI协议(Verilog实现)-ChipDebug

FPGA SPI协议(Verilog实现)-ChipDebug

+7

FPGA SPI协议(Verilog实现)-ChipDebug

Pangomicro紫光同创

评分

等级-LV1-ChipDebug

3年前发布125次阅读

从candence导出.ucf管脚信息到xilinx FPGA .XDC约束的脚本分享

大伙用candence画完原理图导出FPGA ucf的时候常常会用的一个Python脚本，可以把ucf转xdc，仅限引脚约束

评分

等级-LV1-ChipDebug

3年前更新58次阅读

理解FPGA的基础知识——FPGA专业术语

■ ASIC（Application Specific Integrated Circuit，专用集成电路）ASIC 是为满足顾客特定需求而设计制造、面相特定用途的集成电路的总称。面向特定用途的集成电路分为全定制IC和半定制 IC。通常所说的ASIC主要指门阵列、嵌入式阵列、标准单元 ASIC、结构...

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新384次阅读

常用串行总线(三)——IIC协议(Verilog实现)

目录/contents● IIC基础知识● IIC传输协议● IIC代码实现● IIC的优缺点01IIC基础知识集成电路总线（Inter-Intergrated Circui...

常用串行总线(三)——IIC协议(Verilog实现)-ChipDebug

常用串行总线(三)——IIC协议(Verilog实现)-ChipDebug

常用串行总线(三)——IIC协议(Verilog实现)-ChipDebug

+8

常用串行总线(三)——IIC协议(Verilog实现)-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新36次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(16)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍附录A验证、法规遵从...

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(16)-ChipDebug

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(16)-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新36次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(17)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍附录B调试。P73Appendix BDebuggingThis appendix includes details about resources available on the Xilinx Support website and debugging tools....

评分

等级-LV1-ChipDebug

3年前更新57次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(18)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍附录C应用软件开发...

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(18)-ChipDebug

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(18)-ChipDebug

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(18)-ChipDebug

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(18)-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新35次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(19)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍附录D。Appendix DAdditional Resources and Legal NoticesXilinx ResourcesFor support resources such as Answers, Documentation, Downloads, an...

评分

等级-LV1-ChipDebug

3年前更新49次阅读

莱迪思Avant平台：专为中端FPGA市场量身打造

引言
几十年来，FPGA产品一直是设计工程师所熟知且经常使用的电子硬件。FPGA通常使用逻辑单元（LC）来区分逻辑密度。可以根据逻...

莱迪思Avant平台：专为中端FPGA市场量身打造-ChipDebug

莱迪思Avant平台：专为中端FPGA市场量身打造-ChipDebug

莱迪思Avant平台：专为中端FPGA市场量身打造-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新118次阅读

FPGA与嵌入式CPU的Local Bus接口调试

Local Bus总线又称为CPU总线，根据高低位地址线序的差异，又可分为Motorola CPU总线和Intel CPU总线。古老的CS51单片机就是Intel...

FPGA与嵌入式CPU的Local Bus接口调试-ChipDebug

FPGA与嵌入式CPU的Local Bus接口调试-ChipDebug

FPGA与嵌入式CPU的Local Bus接口调试-ChipDebug

+10

FPGA与嵌入式CPU的Local Bus接口调试-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新84次阅读

一种基于FPGA的图神经网络加速器解决方案

得益于大数据的兴起和计算能力的快速提升，机器学习技术近年来经历了革命性的发展。诸如图像分类、语音识别和自然语言处理等机器...

一种基于FPGA的图神经网络加速器解决方案-ChipDebug

一种基于FPGA的图神经网络加速器解决方案-ChipDebug

一种基于FPGA的图神经网络加速器解决方案-ChipDebug

+5

一种基于FPGA的图神经网络加速器解决方案-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新25次阅读

FPGA之按键控制LED

一、按键开关
1、按键开关（轻触开关）：主要是指轻触式按键开关，属于电子元器件类，使用时以满足操作力的条件向开关操作方向施...

FPGA之按键控制LED-ChipDebug

FPGA之按键控制LED-ChipDebug

FPGA之按键控制LED-ChipDebug

FPGA之按键控制LED-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新70次阅读

基于FPGA的模数转换器(ADC)或数模转换器

选择时首先要确定转换信号所需的采样频率。这个参数不仅将影响转换器的选择，同时也会影响对FPGA的选择，这样才能确保器件能够满...

基于FPGA的模数转换器(ADC)或数模转换器-ChipDebug

基于FPGA的模数转换器(ADC)或数模转换器-ChipDebug

基于FPGA的模数转换器(ADC)或数模转换器-ChipDebug

+4

基于FPGA的模数转换器(ADC)或数模转换器-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新140次阅读

使用Quartus II做FPGA设计遭遇的一些问题

问题1：Error:Width mismatch in pin_name – source is
。。。
这个是原理图设计部门IO端口的命名问题，要求命名中也必须包含端...

使用Quartus II做FPGA设计遭遇的一些问题-ChipDebug

使用Quartus II做FPGA设计遭遇的一些问题-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新162次阅读

使用LPM实现FIFO（wrusedw和rdusedw及其解释）

仿真的前一部分如下：
注意读和写采用的是不同的clk。以上截图主要是写的部分，两个usedw表示已经写入FIFO数的数据个数，在写入...

使用LPM实现FIFO（wrusedw和rdusedw及其解释）-ChipDebug

使用LPM实现FIFO（wrusedw和rdusedw及其解释）-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新194次阅读

【FPGA】Synopsys vcs2018仿真问题汇总

1.重启后lisense问题
【问题原因】
可能是lmgrd服务不正常导致的，这边通过下面几个步骤解决切换到root用户
su root 彻底关闭lm...

【FPGA】Synopsys vcs2018仿真问题汇总-ChipDebug

【FPGA】Synopsys vcs2018仿真问题汇总-ChipDebug

【FPGA】Synopsys vcs2018仿真问题汇总-ChipDebug

+2

【FPGA】Synopsys vcs2018仿真问题汇总-ChipDebug

FPGA常见问题

评分

上一页 1…24 252627 28…1068 下一页跳转