首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
ipqsn
4年前更新
38次阅读
关注
数字ic基础-FPGA中的memory and block ram
am：random access memory
FPGA中存储数据的几种方式
1.DFF 也就是D触发器，但只保存1bit，数据大了浪费资源
2.利用look up tab...
+2
FPGA常见问题
评分
回复
分享
lzh
4年前更新
32次阅读
关注
FPGA中的PLL（锁相环）与Glitches（小故障）
PLL（phase laocked loop）
如果晶振（Oscillator）频率不够高，锁相环就派上用场了。（创建时钟倍频器）
大概原理（我猜）：检...
FPGA常见问题
评分
回复
分享
MarkFPGA
4年前更新
52次阅读
关注
Xilinx MPSoC FSBL中的看门狗的用法总结
付汉杰 hankf@amd.com
Xilinx MPSoC的FSBL中使用了看门狗，避免单板进入异常后一直挂死。下面是FSBL关于看门狗的用法总结。
Vivado配置
Vivado中的PS配置中，如果使能了wdt，FSBL会自动使能看门狗。
Xilinx-AMD
评分
回复
分享
Incess
4年前更新
61次阅读
关注
D触发器的建立时间和保持时间物理含义探讨
图1 D某款触发器示意图 我理解这个D触发正常运转要满足四个约束，第一个是建立时间，第二个是保持时间，第三个是对于最后一个...
+2
FPGA常见问题
评分
回复
分享
Zack
4年前更新
19次阅读
关注
锁存器、触发器、寄存器和缓冲器的区别
一、锁存器
锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。
锁存器不同于触发器，它不...
FPGA常见问题
评分
回复
分享
jenmyliu
4年前更新
32次阅读
关注
FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯
呼吸灯
功能目标：实现Led灯由熄灭逐渐变亮至完全点亮，再逐渐变暗至完全熄灭，循环往复。
1.输入输出原理图
将系统时钟与复位按...
+1
FPGA常见问题
评分
回复
分享
Asd528099
4年前更新
146次阅读
关注
FPGA实现UART通讯（FSM+移位寄存器实现 含校验位）
一、UART通讯协议原理与时序
串口（UART）协议的发送和接收时序、物理层接口下面两篇博客讲的很详细。
y...
+33
FPGA CPLD资料源码分享
评分
回复
分享
beilunyang
4年前更新
88次阅读
关注
Avant：解锁FPGA创新新高度
过去3年来，尽管客户十分认可莱迪思 (Lattice) Nexus FPGA平台在低功耗领域做出的种种创新，但在与他们的交流过程中，我们发现除...
+2
Lattice-莱迪斯
评分
回复
分享
mscststs
4年前更新
273次阅读
关注
中科大FPGAOL使用方法——免费的FPGA在线开发板
1.中科大的FPGA在线平台提供了一个非常好用的功能，将bit文件上传到远程FPGA开发板上加以功能验证，而且可以游客的身份访问。
Lo...
+1
FPGA新闻资讯
评分
回复
分享
Airkids_zz
4年前更新
172次阅读
关注
基于FPGA平台实现 ARM Cortex-M0 SOC（一）简介
本系列笔记为基于FPGA平台实现 ARM Cortex-M0 SOC 集创赛作品复盘
Platform： ARM Cortex-M0 Design Srart AT510
XLINX FPGA
ARM...
FPGA常见问题
0
回复
分享
Poison
4年前更新
35次阅读
关注
Xillinx FPGA的设计约束阅读整理
《适用于FPGA和SOC的UlteraFast设计方法指南》（UG949）
《Vivado Design Suite 用户指南：设计分析与收敛技巧》(UG906)
《Vivad...
Xilinx-AMD
评分
回复
分享
willansb502
4年前更新
54次阅读
关注
Vivado使用技巧-HDL编写
在Vivado中进行HDL代码设计，不仅需要描述数字逻辑电路中的常用功能，还要考虑如何发挥Xilinx器件的架构优势。目前常用的HDL语言...
Xilinx-AMD
评分
回复
分享
BertramChen
4年前更新
28次阅读
关注
FPGA 核和FPGA Fabric的区别是什么？
常常在外文资料以及手册中看到Fabric？时常感觉翻译起来很尴尬，例如：
那么这个专业单词到底该如何翻译以及如何理解呢？
我们通...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
191次阅读
关注
XILINX FPGA各型号差异对比
FPGA的优点及ASSP
FPGA可以提供一些其他方案没法提供的独特价值，如高性能、差异化、高灵活性和低功耗。
ASSP( Application Spec...
+16
Xilinx-AMD
评分
回复
分享
beilunyang
4年前更新
169次阅读
关注
FPGA再入门——UART IP核调用
我的工作偏向硬件设计与调试，但是经过几年的发展，发觉不会调程序发展真的很受限制。最近越来越被这种限制折磨的很难受，所以开...
Xilinx-AMD
评分
回复
分享
eurkidu
4年前更新
215次阅读
关注
vivado DDS IP核的使用及仿真
参考：https://blog.csdn.net/weixin_45303812/article/details/123704440新人第一次写文档，有错误的地方请大佬指点。文档：Xilinx官网搜DDSConfiguration 可配置参数：1.Configuration Options，有如下三种模式Phase Generator and SIN/COS LUT (DDS)：相...
Xilinx-AMD
评分
回复
分享
littleLyon
4年前更新
98次阅读
关注
Xillinx文档索引
Xilinx文档的数量非常多。即使全职从事FPGA相关工作，没有几年时间不可能对器件特性、应用、注意事项等等有较为全面的了解。本文记录了我自使用Xilinx系列FPGA以来或精读、或翻阅、或查询过的文档，及其主要内容。如果有新的会随时补录进来。以下按照个人理解...
Xilinx-AMD
评分
回复
分享
kikong
4年前更新
113次阅读
关注
Xillinx的设计约束阅读整理
《适用于FPGA和SOC的UlteraFast设计方法指南》（UG949）
《Vivado Design Suite 用户指南：设计分析与收敛技巧》(UG906)
《Vivad...
+4
Xilinx-AMD
评分
回复
分享
ttest
4年前更新
403次阅读
关注
vivado FPGA编译问题 Register/Latch pins with no clock driven by root clock pin
今天在使用vivado进行时序检查时遇到了这样一个问题：Register/Latch pins with no clock driven by root clock pin，它是在no_c...
Xilinx-AMD
评分
回复
分享
pipisan
4年前更新
329次阅读
关注
全志 Tina Linux 图形系统 框架介绍 最全介绍 MiniGUI、QT5、EFL、GTK+（WebkitGtk、Midori）、DirectFB、Wayland
1 概述
本文档将介绍 Allwinner Tina Linux 中已经移植好的窗口系统，以及怎么使用，包括
MiniGUI、QT5、EFL、GTK+（WebkitGtk、...
+26
AllwinnerTechnology-全志
评分
回复
分享
pipisan
4年前更新
43次阅读
关注
打开通往30亿美元增量FPGA市场的新大门
全新低功耗中端Avant FPGA平台的面世，不但意味着莱迪思迈入了中端FPGA供应商的行列，还打开了一扇通往30亿美元增量市场的新大门...
Lattice-莱迪斯
评分
回复
分享
jenmyliu
4年前更新
302次阅读
关注
紫光同创软件 Pango Design Suite (PDS) 报错 synplify.srr failed 的解决办法
如图出现如下错误只需要设置project-setting 中吧synplify改成ADS，再重新编译即可。因为默认是synplify，如果没有license。只需...
Pangomicro紫光同创
评分
回复
分享
黑风寨谢宝庆
4年前发布
86次阅读
关注
[CPLD]signaltap波形与实际逻辑不相符，怎么办？
请教一个问题，我用的CPLD是altera的max ii；目前的情况是：有7个io引脚，当7个io引脚(data_in)其中任何一个变化的时候要产生一...
Altera-Intel
评分
2
分享
BertramChen
4年前更新
85次阅读
关注
AMD-Xilinx FPGA功耗优化设计简介
对于FPGA来说，设计人员可以充分利用其可编程能力以及相关的工具来准确估算功耗，然后再通过优化技术来使FPGA和相应的硬...
+1
Xilinx-AMD
评分
1
分享
BertramChen
4年前更新
93次阅读
关注
【干货分享】FPGA管脚的调整技巧
（1）为了方便识别哪些Bank之间可以互调，必须先对FPGA各个Bank进行区分。在原理图编辑界面中，执行图标命令“交叉探针”，单击...
+4
buyaozc
0
这图得拿放大镜看
FPGA常见问题
评分
2
分享
hongting
4年前更新
15次阅读
关注
FPGA 中的 Noc
FPGA基本盘一直是通信设备、音视频解码、加密协议、信号处理、汽车军工石油等高利润领域，但是这使得它无法大量普及，需要找更大的市场。
于是，首先需要降低开发难度。于是，xilinx推出统一开发平台，希望大家都能使用FPGA是解决并行运算的问...
FPGA常见问题
评分
回复
分享
hongting
4年前更新
69次阅读
关注
【FPGA】VGA彩条显示
前言 随着社会的飞速发展，很多电子设备为了方便观察性能和实现更多的功能，都会为其配备一块显示屏，这也促进了...
+2
FPGA常见问题
评分
回复
分享
hongting
4年前更新
66次阅读
关注
xilinx srio ip学习笔记之初识srio
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档
xilinx srio ip学习笔记之初识srio
前言
因为工作原因，需...
Xilinx-AMD
评分
回复
分享
hongting
4年前更新
14次阅读
关注
verilog中的 & 运算符作为单目运算符时使用
module test( input [2:0] a, output[2:0] b ); assign b = &a;
endmodule 在上述代码中assign b = &a实际上等效于...
FPGA常见问题
评分
回复
分享
eurkidu
4年前更新
203次阅读
关注
易灵思FPGA之—国产化替代选型策略
本文介绍国产FPGA厂商易灵思，利用易灵思超低功耗、超高性能的FPGA芯片，目前供货稳定，性价比高，但是对于一个陌生的FPGA厂商，...
+2
易灵思(Elitestek)
评分
回复
分享
上一页
1
…
23
24
25
26
27
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
![[CPLD]signaltap波形与实际逻辑不相符，怎么办？-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/12/ace60f2db9142743-1024x555.png)
![[CPLD]signaltap波形与实际逻辑不相符，怎么办？-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/12/dbc84a3624142750-1024x407.png)
![[CPLD]signaltap波形与实际逻辑不相符，怎么办？-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/12/3a3ac5429d142758-1024x486.png)
![[CPLD]signaltap波形与实际逻辑不相符，怎么办？-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/12/4f96b08c65142804-1024x357.png)
![表情[xiaoku]-ChipDebug](https://chipdebug.com/wp-content/themes/zibll/img/smilies/xiaoku.gif)
