首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
Randal
3年前更新
97次阅读
关注
Vitis 自定义 IP 时报错 no input files compilation terminated. make[3]: 需要做出修改
今天用 Vivado 自定义了一个 IP，在导入到 Vitis 中 platform bulit project 失败，有这样的报错："arm-xilinx-eabi-gcc.exe: error: *.c: Invalid argument arm-xilinx-eabi-gcc.exe: fatal error: no input files compilation terminated. make[3]: ***...
Xilinx-AMD
评分
回复
分享
comehope
3年前更新
47次阅读
关注
ASYNC_REG 属性
ASYNC_REG属性一般用于跨时钟域的数据同步上，该属性指定：寄存器可以接受异步数据或者该寄存器是一个位于同步链上的同步寄存器...
Xilinx-AMD
评分
回复
分享
popomao
3年前更新
12次阅读
关注
关于FPGA CPU设计的一些心得体会
最近在设计cpu，是基于mips32指令的体系。设计的很头疼，但是花了时间后发现其实还是蛮有趣的，而且还有一些技巧在里面，今天我就分享出来。1.首先要把CPU放到最大化角度来看待这个问题:2.0版本中,CPU可以用更小、更轻量级的方式去处理它们之间的关系;3.1版本...
FPGA常见问题
评分
回复
分享
popomao
3年前更新
112次阅读
关注
Vivado的设置不能保存
Vivado的设置不能保存
1.Vivado的设置保存在xml文件中，可能在启动软件时这个xml文件被重写了。
Vivado配置文件保存的路径：
%Ap...
Xilinx-AMD
评分
回复
分享
wuzhihua2
3年前更新
26次阅读
关注
FPGA状态机中的独热编码（One-hot）Fsm onehot
独热编码即 One-Hot 编码，又称一位有效编码，其方法是使用N位状态寄存器来对N个状态进行编码，每个状态都有它独立的寄存器位，...
FPGA常见问题
评分
回复
分享
沐林小道
3年前更新
97次阅读
关注
提问
关于350MHz高速ADC采样异常的问题。
做了一个基于FPGA高速ADC采集的设计，其中ADC使用的是AD9434-500这个片子，FPGA使用的是XC7A100T-2FGG484I。ADC使用的时钟源是35...
FPGA常见问题
评分
1
分享
willansb502
3年前更新
74次阅读
关注
免费分享基于XILINX FPGA的万兆udp工程
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
1
分享
stephen2017
3年前更新
35次阅读
关注
国外数字书籍第5期
01Combinational Logic Circuits本书致力于数字电路的分析和设计，其中信号只能假设两种可能的逻辑电平。它涉及数字电子的基本...
FPGA新闻资讯
评分
回复
分享
chipdebug
3年前更新
215次阅读
关注
开源的ZYNQ核心板
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA开源项目
评分
4
分享
Adolph
3年前更新
220次阅读
关注
如何在xilinx versal FPGA的IPI流程中修改（以太网）IP工程（及其所包含的GT模块）的代码与属性
作者：Pan Gary，AMD赛灵思工程师
目前绝大多数的Versal IP所提供的例子工程，都使用了IPI的流程。
这篇blog会给大家介绍如何修...
+4
Xilinx-AMD
评分
1
分享
liximomo
3年前更新
68次阅读
关注
FPGA做正则匹配和网络安全，究竟有多大的优势？
网络安全已经被提升为国家战略的高度，高校里面的新增的一级学科，前几年，中央网信办、教育部公布了“一流网络安全学院建设示范...
+14
FPGA新闻资讯
评分
回复
分享
ipqsn
3年前更新
104次阅读
关注
Modelsim的仿真之路（结束篇之波形比较）
前言
有备份习惯的人都会在遇到一些问题时，把备份前后的内容进行比较，用以了解改动的地方是否为该问题的导致因素。
在仿真上，...
+18
FPGA常见问题
评分
回复
分享
ipqsn
3年前更新
248次阅读
关注
Modelsim的仿真之路（代码覆盖率）
01
对于仿真的激励测试，其实会有代码覆盖率一说，不过我们平常可能更多是功能覆盖，代码覆盖估计关注的人要少些，不过作为相对...
+23
FPGA常见问题
评分
回复
分享
ipqsn
3年前更新
187次阅读
关注
Modelsim的仿真之路（Memory小技能）
续上
许久没更新了，间歇性来写写，还是继续Modelsim中关于内存的操作，涉及的文件可在文末自行获取，本篇对应memory的文件夹。
...
+30
FPGA常见问题
评分
回复
分享
ipqsn
3年前更新
164次阅读
关注
Modelsim的仿真之路（激励文件“逆”生成）
前序
对于激励文件，我常用的是直接手写，最初学这个的时候，好像是用的Quartus里的那个Modelsim-Altera的工具去弄了下图形化编...
+27
FPGA常见问题
评分
回复
分享
ipqsn
3年前更新
230次阅读
关注
Modelsim的仿真之路（开始搞“波形”啦~）
闲序
忙了比较长的一段时间，又可以接着续上一些记录了，对于Modlsim的工程之类的操作也都已经有所涉及，现在该开始具体仿真图的...
+19
FPGA常见问题
评分
回复
分享
ipqsn
3年前更新
248次阅读
关注
Modelsim的仿真之路（多个库的使用）
准备
在Modelsim系列的第一篇有讲到过，在modelsim中，库分为了工作库和资源库，本篇将介绍如何进行资源库的使用。
在开始前，先...
+10
FPGA常见问题
评分
回复
分享
ipqsn
3年前更新
170次阅读
关注
Modelsim的仿真之路（仿真工程的使用）
前言
上一篇介绍了基础仿真的流程，本篇将以工程的形式来介绍ModelSim的仿真使用，工程一般由：根目录+源码+work库+资源库+仿真...
+22
FPGA常见问题
评分
回复
分享
ipqsn
3年前更新
208次阅读
关注
Modelsim的仿真之路（基础仿真流程）
前言
缓了一段时间，该接着开始系列记录了，这一次将开始ModelSim的仿真之路，对于学FPGA或者从业于该行业的人来说，仿真是必不...
+30
FPGA常见问题
评分
回复
分享
ipqsn
3年前更新
156次阅读
关注
Vivado与ModelSim的联合仿真
Vivado自带的仿真，个人觉得跑一些小模块的仿真还是可以的，不过跑大的仿真系统，容易无体验感，建议用第三方工具，这边就直接对...
+12
Xilinx-AMD
评分
回复
分享
luozz
3年前更新
15次阅读
关注
FPGA自动仿真的tcl脚本分享
quit -sim
.main clear
vlib work
vlog ./tb_fsm.v //仿真文件名
FPGA常见问题
评分
回复
分享
luozz
3年前更新
11次阅读
关注
FPGA的task用法示例
task key1_press; //name
integer i; //变量
begin
for (i=0;i<5000000;i=i+1)begin
FPGA新闻资讯
评分
回复
分享
Randal
3年前更新
21次阅读
关注
02FPGA的巨大优势
在FPGA诞生的初期，计算机研究员是最先感受到FPGA的巨大优势的。
在此之前，要想实现一个新计算机体架构的设计想法，必须要开发...
FPGA新闻资讯
评分
回复
分享
Randal
3年前更新
37次阅读
关注
01什么是FPGA？
FPGA 是一种硬件可重构的体系结构。它的英文全称是Field Programmable Gate Array，中文名是现场可编程门阵列。
FPGA就是一个可...
+3
FPGA新闻资讯
评分
回复
分享
inner
3年前更新
302次阅读
关注
使用VS code的TerosHDL插件完成对verilog代码的排版
TerosHDL插件具有Format功能，可以对一些排版不好的或者复制的代码进行初步排版，方便阅读。
如图所示，配置完想要的排版格式后...
FPGA常见问题
评分
回复
分享
comehope
3年前更新
146次阅读
关注
如何禁止vivado自动生成 bufg
方法 1
在 自动生成bufg 的出发引脚，设置net 的属性 ：
set_property CLOCK_BUFFER_TYPE NONE [get_nets -of_object [get_p...
Xilinx-AMD
评分
回复
分享
liximomo
3年前更新
30次阅读
关注
FPGA：数字电路简介
文章目录 数字电路的历史 电子管时代 晶体管时代 半导体集成电路IC 时代 IC的发展阶段 EDA (Electronics Design Automation) 技...
FPGA常见问题
评分
回复
分享
weakish
3年前更新
18次阅读
关注
FPGA：逻辑代数的基本公式和规则
文章目录 逻辑代数的基本公式 基本公式 常用公式 示例 逻辑代数的基本规则 代入规则 反演规则 对偶规则
逻辑代数的基本公式
基本...
FPGA常见问题
评分
回复
分享
brianway
3年前更新
39次阅读
关注
FPGA笔记 | 什么是状态机
简述状态机的本质和适应的逻辑设计场合状态机的本质就是对具有逻辑顺序或时序规律事件的一种描述方法。这个论断的最重要的两个词...
FPGA常见问题
评分
回复
分享
LuckyHH
3年前更新
113次阅读
关注
Hold Time违例，该如何解决
首先，从理论上讲，Hold Time违例，是因为时钟绕的太远，到达时间太晚。而且综合之后给出的时序报告都是估计值，因此综合之后可...
FPGA常见问题
评分
回复
分享
上一页
1
…
25
26
27
28
29
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
