SOC FPGA论坛首页-ChipDebug-第785页

SOC FPGA论坛首页-ChipDebug-第785页

等级-LV1-ChipDebug

4年前更新146次阅读

基于 FPGA 的视频流人脸伪造设备

第一部分设计概述（Design Introduction）
1.1 设计目的
近年来随着机器学习等技术的发展，人工智能在图像识别、语音处理等方...

基于 FPGA 的视频流人脸伪造设备-ChipDebug

基于 FPGA 的视频流人脸伪造设备-ChipDebug

基于 FPGA 的视频流人脸伪造设备-ChipDebug

+34

基于 FPGA 的视频流人脸伪造设备-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

4年前更新167次阅读

精LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法

一、问题描述：（1）器件：Lattice Crosslink-NX LIFCL-40-7MG121I ；（2）软件：Radiant 3.1；（3）MIPI_DPHY IP核版本：1.4.0...

LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法-ChipDebug

LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法-ChipDebug

LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法-ChipDebug

LATTICE 软件下Crosslink-NX FPGA MIPI_DPHY 非连续时钟时序BUG的修复办法-ChipDebug

Lattice-莱迪斯

评分

等级-LV4-ChipDebug

4年前更新40次阅读

FPGA上的AXI-4接口的RAM Tester 测试 verilog源码

这是个用于在32位的AXI-4总线上进行内存性能读写测试的IP Core.它也能用于读写校验。访问是通过AXI-4突发操作完成的。简单用例如下：##################################################################
# run_ram_test: Write pattern to RAM array
######...

FPGA开源项目

评分

等级-LV2-ChipDebug

4年前更新80次阅读

HLS通过ALLOCATION减少资源

Vitis HLS会自动探测算法中的并行性，尽可能将函数或逻辑并行执行以降低整体的Latency。例如，我们以如下函数为例。待综合的顶层...

HLS通过ALLOCATION减少资源-ChipDebug

HLS通过ALLOCATION减少资源-ChipDebug

HLS通过ALLOCATION减少资源-ChipDebug

+2

HLS通过ALLOCATION减少资源-ChipDebug

1

等级-LV1-ChipDebug

4年前更新117次阅读

基于 FPGA 及深度学习的人脸检测系统设计

第一部分设计概述1.1 设计目的新冠病毒的肆虐让整个 2020 年笼罩在恐慌之中，戴口罩成了人们外出必备的“新日常”。新冠病毒主...

基于 FPGA 及深度学习的人脸检测系统设计-ChipDebug

基于 FPGA 及深度学习的人脸检测系统设计-ChipDebug

基于 FPGA 及深度学习的人脸检测系统设计-ChipDebug

+10

基于 FPGA 及深度学习的人脸检测系统设计-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV4-ChipDebug

4年前发布76次阅读

CCIX 协议规范简介

Cache Coherent Interconnect for Accelerators (CCIX) 是指由一个新的行业标准机构 – CCIX Consortium 开发的一组规范。CCIX...

CCIX 协议规范简介-ChipDebug

FPGA新闻资讯

评分

等级-LV4-ChipDebug

4年前更新168次阅读

一个用 Verilog 编写的 32 位 RISC-V 内核和一个支持 RV32IM 的指令集模拟器

一个用 Verilog 编写的 32 位 RISC-V 内核和一个支持 RV32IM 的指令集模拟器。该内核已针对协同仿真模型进行了测试，并在 FPGA ...

一个用 Verilog 编写的 32 位 RISC-V 内核和一个支持 RV32IM 的指令集模拟器-ChipDebug

一个用 Verilog 编写的 32 位 RISC-V 内核和一个支持 RV32IM 的指令集模拟器-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

4年前发布210次阅读

FPGA上可以用的开源的32 位 RISC-V ISA CPU 内核verilog代码

iRISC-V - 32 位双发 RISC-V CPUGithub：http: //github.com/ultraembedded/biriscv特征32 位 RISC-V ISA CPU 内核。超标...

FPGA上可以用的开源的32 位 RISC-V ISA CPU 内核verilog代码-ChipDebug

FPGA上可以用的开源的32 位 RISC-V ISA CPU 内核verilog代码-ChipDebug

FPGA上可以用的开源的32 位 RISC-V ISA CPU 内核verilog代码-ChipDebug

FPGA开源项目

评分

等级-LV4-ChipDebug

4年前发布153次阅读

uriscv – 另一个开源的可在FPGA上运行的小型 RISC-V CPU verilog源码

简单、小型、多周期的 32 位 RISC-V CPU 实现。大多数指令需要 2 个周期，除了需要 4 个以上周期的加载/存储（取决于内存延迟）和最多可能需要 34 个周期的除法。特征32 位 RISC-V ISA CPU 内核。支持 RISC-V 的整数 (I)、乘除法 (M) 和 CSR 指令 (Z) 扩展 (R...

FPGA开源项目

评分

等级-LV1-ChipDebug

4年前更新77次阅读

基于 FPGA 实现多路UART/SPI通信系统

第一部分设计概述 /Design Introduction本次的设计为多路UART/SPI通信系统，可以实现一对多的通信。系统可以运行在UART模式，也...

基于 FPGA 实现多路UART/SPI通信系统-ChipDebug

基于 FPGA 实现多路UART/SPI通信系统-ChipDebug

基于 FPGA 实现多路UART/SPI通信系统-ChipDebug

+1

基于 FPGA 实现多路UART/SPI通信系统-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

4年前发布431次阅读

基于高云mipi显示方案介绍（二）

方案：gw1ns-4-cs49实现720p升1080p器件介绍：方案框架图：上述功能可以拆分为3大块即：mipi接收、图像处理、mipi发送，其中mi...

基于高云mipi显示方案介绍（二）-ChipDebug

基于高云mipi显示方案介绍（二）-ChipDebug

基于高云mipi显示方案介绍（二）-ChipDebug

+4

基于高云mipi显示方案介绍（二）-ChipDebug

1

等级-LV4-ChipDebug

4年前更新27次阅读

请问一下海德汉endat2.2协议中哪部分是绝对位置数据？

原作者：本站malong发布，建议malong把完整的手册发出来看看。使用海德汉光栅尺编码器（ENDAT2.2）测试绝对位置数据时，协议包...

请问一下海德汉endat2.2协议中哪部分是绝对位置数据？-ChipDebug

请问一下海德汉endat2.2协议中哪部分是绝对位置数据？-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前发布13次阅读

VIVADO如何实现对一个波形信号进行差分鉴频？

求大神解答

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新35次阅读

深圳、惠州三大半导体厂停产！或影响在华40%销售额

导语：日前，一份新加坡半导体设备大厂ASMPT深圳子公司（深圳先进微电子等3家）停产停工通告流出，无独有偶，ASMPT的母公司荷兰A...

深圳、惠州三大半导体厂停产！或影响在华40%销售额-ChipDebug

深圳、惠州三大半导体厂停产！或影响在华40%销售额-ChipDebug

深圳、惠州三大半导体厂停产！或影响在华40%销售额-ChipDebug

深圳、惠州三大半导体厂停产！或影响在华40%销售额-ChipDebug

FPGA新闻资讯

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新193次阅读

Xilinx推出了新一代功耗评估工具PDM

在发布Vivado 2022.2的同时，Xilinx推出了新一代功耗评估工具：PDM（Power Designer Manager）。这里我们首先介绍一下它与XPE（X...

Xilinx推出了新一代功耗评估工具PDM-ChipDebug

Xilinx推出了新一代功耗评估工具PDM-ChipDebug

Xilinx推出了新一代功耗评估工具PDM-ChipDebug

+8

Xilinx推出了新一代功耗评估工具PDM-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新11次阅读

芯片巨头Q3净利润：暴降85%

重要信息
北京时间10月28日，英特尔公布了该公司的2022财年第三季度财报。报告显示，英特尔第三季度营收为153.38亿美元，与去年同期的191.92亿美元相比下降20%；净利润为10.19亿美元，与去年同期的68.23亿美元相比下降85%。不计入某些一次性项目（不按照美国...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新20次阅读

芯片，寒冬静悄悄

“PC出货量创20年最大跌幅”“台积电开始鼓励员工休假了”
“英特尔、ARM、希捷等裁员达数千人”“美光、SK海力士等存储大厂纷纷...

芯片，寒冬静悄悄-ChipDebug

芯片，寒冬静悄悄-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新105次阅读

更高性能、更低功耗！英特尔® Agilex™ D系列 FPGA 着力满足中端应用的不同需求

作者：Mark van der Zalm产品营销经理英特尔可编程解决方案事业部执行概要继初代英特尔® Agilex™ FPGA 家族在市场收获广泛认...

更高性能、更低功耗！英特尔® Agilex™ D系列 FPGA 着力满足中端应用的不同需求-ChipDebug

更高性能、更低功耗！英特尔® Agilex™ D系列 FPGA 着力满足中端应用的不同需求-ChipDebug

更高性能、更低功耗！英特尔® Agilex™ D系列 FPGA 着力满足中端应用的不同需求-ChipDebug

+3

更高性能、更低功耗！英特尔® Agilex™ D系列 FPGA 着力满足中端应用的不同需求-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新114次阅读

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）

文作者：赛灵思工程师 Zhao Gaofeng 本文依据 Vivado 2022.1 版本工具链的特性，对 UG1209（最新版本为 2020.1 ）中介绍的 U...

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）-ChipDebug

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）-ChipDebug

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）-ChipDebug

+8

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新251次阅读

VCS+Verdi和Xrun+Indago简单仿真环境搭建

导言本期主要给大家出一个简单makefile+tcl的仿真环境，支持vcs+verdi以及xrun+indago，因为最近虚拟机中的vcs不稳定，所有把以...

VCS+Verdi和Xrun+Indago简单仿真环境搭建-ChipDebug

VCS+Verdi和Xrun+Indago简单仿真环境搭建-ChipDebug

FPGA常见问题

1

等级-LV1-ChipDebug

4年前更新63次阅读

芯片内卷，卷到2040年

///汤之上隆：半导体微型化持续到2035年——尖端逻辑器件的晶体管和布线走向作者：汤之上隆编译：小芯VLSI国际研讨会始于1987...

芯片内卷，卷到2040年-ChipDebug

芯片内卷，卷到2040年-ChipDebug

芯片内卷，卷到2040年-ChipDebug

+11

芯片内卷，卷到2040年-ChipDebug

FPGA新闻资讯

评分

等级-LV2-ChipDebug

4年前更新29次阅读

FPGA性能问题探讨（一）

最近遇到一个问题，FPGA的性能不够，业务场景是CPU给FPGA发送报文，FPGA处理完成后返回给CPU，在CPU测看到FPGA的性能比较低，然...

FPGA性能问题探讨（一）-ChipDebug

FPGA性能问题探讨（一）-ChipDebug

FPGA性能问题探讨（一）-ChipDebug

+3

FPGA性能问题探讨（一）-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

4年前更新346次阅读

逆向拆解FPGA芯片，从版图级带你深入了解其原理

现场可编程门阵列（FPGA）可以实现任意数字逻辑，从微处理器到视频生成器或加密矿机，一应俱全。FPGA由许多逻辑模块组成，每个逻...

逆向拆解FPGA芯片，从版图级带你深入了解其原理-ChipDebug

逆向拆解FPGA芯片，从版图级带你深入了解其原理-ChipDebug

逆向拆解FPGA芯片，从版图级带你深入了解其原理-ChipDebug

+19

逆向拆解FPGA芯片，从版图级带你深入了解其原理-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

4年前更新44次阅读

这种带翅膀的芯片竟比芝麻还小，你有见过吗？

你有设想过这样一个画面吗：在未来的某一天，天空中缓缓下起了如沙粒一般大的微芯片雨，它们如同植物种子一样在空中慢慢旋转、漂...

这种带翅膀的芯片竟比芝麻还小，你有见过吗？-ChipDebug

这种带翅膀的芯片竟比芝麻还小，你有见过吗？-ChipDebug

这种带翅膀的芯片竟比芝麻还小，你有见过吗？-ChipDebug

+3

这种带翅膀的芯片竟比芝麻还小，你有见过吗？-ChipDebug

FPGA新闻资讯

评分

等级-LV2-ChipDebug

4年前更新35次阅读

2024年后，Arm芯片只能用公版？高通被禁用自研GPU

按照最新说法，高通等厂商被禁止在 Arm 架构的芯片上使用自行设计的 GPU 等 IP。
今年 9 月，Arm 和高通在美国地方法院就知识产...

2024年后，Arm芯片只能用公版？高通被禁用自研GPU-ChipDebug

2024年后，Arm芯片只能用公版？高通被禁用自研GPU-ChipDebug

2024年后，Arm芯片只能用公版？高通被禁用自研GPU-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新40次阅读

AMD财报前瞻：覆巢之下，竟有完卵？

这个秋季，PC市场寒意阵阵。Q3财报公告日到来之前，芯片巨头都有意提前给大家吹吹风。继英特尔之后，10月AMD也严肃地发出“警示...

AMD财报前瞻：覆巢之下，竟有完卵？-ChipDebug

AMD财报前瞻：覆巢之下，竟有完卵？-ChipDebug

AMD财报前瞻：覆巢之下，竟有完卵？-ChipDebug

+1

AMD财报前瞻：覆巢之下，竟有完卵？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新17次阅读

【招商电子】复旦微电：22Q3业绩超预期，FPGA和电表MCU增长强劲

复旦微电公布2022三季报，前三季度收入27亿元，同比+47.6%；归母净利润8.6亿元，同比+121%。公司季度FPGA和电表MCU产品线高速增...

【招商电子】复旦微电：22Q3业绩超预期，FPGA和电表MCU增长强劲-ChipDebug

【招商电子】复旦微电：22Q3业绩超预期，FPGA和电表MCU增长强劲-ChipDebug

【招商电子】复旦微电：22Q3业绩超预期，FPGA和电表MCU增长强劲-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新14次阅读

芯片禁令再升级，澳戳破美国软肋，中国反制会让其“癫狂”

当前，科技是中美激烈博弈的关键舞台。而在芯片领域一直还是我们心病，而美国更是凭借这个优势多次打压中国半导体产业，这已经成...

芯片禁令再升级，澳戳破美国软肋，中国反制会让其“癫狂”-ChipDebug

芯片禁令再升级，澳戳破美国软肋，中国反制会让其“癫狂”-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新15次阅读

全球领先的芯片制造商警告！

闪存名企铠侠副董事长警告对华“脱钩”：代价高昂！英国《金融时报》30日报道称，全球领先的芯片制造商之一铠侠警告称，中美紧...

全球领先的芯片制造商警告！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新79次阅读

FPGA芯片简介

在介绍FPGA芯片之前，首先介绍一下等效电路。
先解释一下“等效”。等效是指效用相同。通俗的解释就是不关心过程，结果是相同的...

FPGA芯片简介-ChipDebug

FPGA芯片简介-ChipDebug

FPGA芯片简介-ChipDebug

+14

FPGA芯片简介-ChipDebug

FPGA常见问题

评分

上一页 1…783 784785786 787…1068 下一页跳转