SOC FPGA论坛首页-ChipDebug-第13页

SOC FPGA论坛首页-ChipDebug-第13页

等级-LV1-ChipDebug

11个月前发布53次阅读

提问易灵思软核,spi读写flash时只能写256个字节，一页。这是为什么？

这个是软核代码，首地址是0x380000写入，准备写入5个256字节大小的数据。然后写完再读出来时，只有0x380000~0x380100有我写入的...

易灵思软核,spi读写flash时只能写256个字节，一页。这是为什么？-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

11个月前发布76次阅读

提问关于TRION系列LPDDR3配置及应用问题？

问题1:TRION系列LPDDR3是硬核在Interface中进行配置，用户接口采用AXI协议，如果我想实现LPDDR3内存地址空间划分及存储如何进行...

关于TRION系列LPDDR3配置及应用问题？-ChipDebug

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

11个月前发布57次阅读

提问易灵思如何固定信号的位置

我知道这个信号的block位置，如何将这个信号固定在这个block上，因为重新布局布线信号的block的位置会发生改变，数据出现错误，我就想将信号固定在数据正确时那个block上！！！

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

11个月前发布16次阅读

Please install usb driver on Interface that Used for SPI Programming.

周二七月 23 24 16:37:16 - Traceback (most recent call last):File "C:\Efinity/2022.1/pgm/bin\efx_pgm\main_window.py", line 1220, in on_usb_target_changedself.check_usb_driver_status(self.programmer.usb_target, self.programmer.resolved_usb)F...

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

11个月前发布17次阅读

Project contains some invalid configuration

一般在编译开始就会给出提示，在打印的信息里面也会有提示，可能不明显。这是说缺少一个文件。

Project contains some invalid configuration-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

11个月前发布55次阅读

已解决易灵思在SPI Programmer时报错（2023.2版开发环境+新版下载器）？请帮忙分析分析原因。

易灵思在SPI Programmer时报错（2023.2版开发环境+新版下载器）具体配置信息详见以下截图：

易灵思在SPI Programmer时报错（2023.2版开发环境+新版下载器）？请帮忙分析分析原因。-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

11个月前更新32次阅读

已解决请问我这个创建工程后设置源文件为顶层是错误的，我这编译时为什么写顶层文件名字错误？

评分

等级-LV1-ChipDebug

11个月前更新71次阅读

已解决请问FPGA可以不用外扩DAC模块，可以内部例化实现DAC转换吗？

问题如图？请各位解答，如果可以，请问有具体的步骤吗？

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

11个月前更新61次阅读

Running Debugger Step 3 fail. See exit code and exit status

ERROR, Failed in design check.周四七月 18 24 21:43:48 - C:/Efinity/2024.1/python311/bin/python.exe finished. Exit code ...

Running Debugger Step 3 fail. See exit code and exit status-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

11个月前更新33次阅读

已解决教程8的dsp乘法器，请问怎么改对乘法器的赋值？

我编译下载 FPGA 的位流文件，通过选取 ChipWatcher 窗口进行最终乘积数值的抓取。只有下面这张图的结果。也就是说我想知道...

教程8的dsp乘法器，请问怎么改对乘法器的赋值？-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

11个月前发布4次阅读

api_ms_win-core-path-il-1-1.dll

很多客户在安装Efinity软件时，或者安装programmer时会报这个错误。api_ms_win-core-path-il-1-1.dll 原因是易灵思2022之后的软...

api_ms_win-core-path-il-1-1.dll-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

11个月前更新33次阅读

已解决我为什么没找到这个时钟的按键呢？

评分

等级-LV1-ChipDebug

11个月前更新23次阅读

已解决icmaker大佬，modelsim软件的使用教程中，这个 v f 快捷键是什么意思呢?

modelsim软件的使用教程中，这个 v f 快捷键是什么意思呢?谢谢。

icmaker大佬，modelsim软件的使用教程中，这个 v f 快捷键是什么意思呢?-ChipDebug

评分

等级-LV1-ChipDebug

11个月前更新40次阅读

已解决icmaker大佬，急需解答不知道文件里面哪个是源程序

老师让我学习fpga，但让我直接导入程序进入td软件，我找了教学资料，但我不知道文件里面哪个是源程序，请帮我看下，谢谢。https://pan.baidu.com/s/1AETfscTmzrYwbdFbNKVApA?pwd=1234 提取码：1234

评分

等级-LV1-ChipDebug

11个月前发布64次阅读

提问求助上板后结果与仿真结果不同的调试方法（考虑与时序有关）

本人使用vivado 2017，编写一个五级的MIPS流水线；希望通过对外设寄存器读写以改变外设（七段bcd管）的显示。根据仿真来看一切正...

求助上板后结果与仿真结果不同的调试方法（考虑与时序有关）-ChipDebug

求助上板后结果与仿真结果不同的调试方法（考虑与时序有关）-ChipDebug

评分

等级-LV1-ChipDebug

11个月前发布18次阅读

有偿求助quartus函数信号发生器

纯新手用quartus写的函数信号发生器，在硬件实现出现了问题需要大佬帮忙解答

FPGA常见问题

评分

等级-LV3-ChipDebug

11个月前更新33次阅读

安装TD4 缺少msvcr100.dll

如果出现这种问题，是缺少VC运行时库，具体原因参见微软官方解释，https://answers.microsoft.com/en-us/windows/forum/all/how-...

安装TD4 缺少msvcr100.dll-ChipDebug

评分

等级-LV1-ChipDebug

12个月前发布59次阅读

已解决PH1A开发MIPI

请问PH1A如果使用MIPI软核的话怎么添加IP核，使用什么软件进行开发？PH1A如果使用MIPI硬核的话FPGA中怎么操作，有没有相关的例程？

评分

等级-LV1-ChipDebug

12个月前发布66次阅读

已解决安路PH1A支持MIPI吗？

安路有没有MIPI软核可以用？TD的IP Generator里面好像没有MIPI软核，

评分

等级-LV1-ChipDebug

12个月前发布53次阅读

求教FPGA的RAM与EEPROM问题

将一组8位的256个数据从RAM中读取出来，然后写入到eeprom中，modesim仿真显示一直写入失败，eeprom的通讯使用的是i2c。请问这是...

求教FPGA的RAM与EEPROM问题-ChipDebug

求教FPGA的RAM与EEPROM问题-ChipDebug

求教FPGA的RAM与EEPROM问题-ChipDebug

FPGA常见问题

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

12个月前发布15次阅读

Invalid profile, top module is missing

(29)Traceback (most recent call last):File "", line 198, in run module as mainFile u", line 88, in run_codeFile "C:\Efin...

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

11个月前更新39次阅读

Invalid profile, top module is missing

(29)Traceback (most recent call last):File "", line 198, in run module as mainFile u", line 88, in run_codeFile "C:\Efin...

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

12个月前发布102次阅读

提问求这个ddr3的demo

请问下有这个demo的工程文件吗？ddr3是内嵌到芯片内部的吗？

求这个ddr3的demo-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

12个月前更新27次阅读

已解决安路EAD TD怎么绑定外部文本编辑器

有什么办法可以绑定外部文本编辑器，自带操作不方便。资料我找不到怎么设置

评分

祥哥爱学习

等级-LV1-ChipDebug

12个月前发布16次阅读

提问请问debug file添加了.json文件，也勾选了，点击ok保存，再一次打开这个界面发现跟原来一样，没有勾选，没有文件，这个怎么解决？

请问debug file添加了.json文件，也勾选了，点击ok保存，再一次打开这个界面发现跟原来一样，没有勾选，没有文件，这个怎么解决？-ChipDebug

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

12个月前更新36次阅读

提问请问，debugger抓取信号，我想抓一个信号的下降沿，抓到了波形就停止了，如何能让波形继续运行，因为这个信号有多次下降沿，我想把所有下降沿抓到

易灵思(Elitestek)

评分

祥哥爱学习

等级-LV1-ChipDebug

12个月前更新49次阅读

提问调用uart IP核，出现这个报错是什么原因呢？怎么解决

调用uart IP核，出现这个报错是什么原因呢？怎么解决-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前发布46次阅读

ERROR(2): The following block types exceed device resources: IO :4154/3970 resources used0

ERROR(1): Too many netlist objects for this device, packer unable to completeERROR(2): The following block types exceed ...

ERROR(2): The following block types exceed device resources:
IO :4154/3970 resources used0-ChipDebug

ERROR(2): The following block types exceed device resources:
IO :4154/3970 resources used0-ChipDebug

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

1年前更新420次阅读

精易灵思LVDS用法

这里以钛金的LVDS为例。LVDS RX 时钟选择LVDS时钟的接收要连接名字为GPIOx_P_y_PLLINz名字的差分对，这样的管脚直接驱动PLL，产...

易灵思LVDS用法-ChipDebug

易灵思LVDS用法-ChipDebug

易灵思LVDS用法-ChipDebug

+11

易灵思LVDS用法-ChipDebug

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

1年前发布21次阅读

UART 调试时遇到的IO输出问题

你好，UART例程是发送1个数据，我想改成发送多个数据。调试时发现in_flag 为高就一直发送, 就做了一个脉冲来控制奇怪就在下...

UART 调试时遇到的IO输出问题-ChipDebug

UART 调试时遇到的IO输出问题-ChipDebug

评分

上一页 1…11 121314 15…1063 下一页跳转