SOC FPGA论坛首页-ChipDebug-第42页

SOC FPGA论坛首页-ChipDebug-第42页

等级-LV1-ChipDebug

4年前更新109次阅读

Xillinx的设计约束阅读整理

《适用于FPGA和SOC的UlteraFast设计方法指南》（UG949）
《Vivado Design Suite 用户指南：设计分析与收敛技巧》(UG906)
《Vivad...

Xillinx的设计约束阅读整理-ChipDebug

Xillinx的设计约束阅读整理-ChipDebug

Xillinx的设计约束阅读整理-ChipDebug

+4

Xillinx的设计约束阅读整理-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新93次阅读

Xillinx文档索引

Xilinx文档的数量非常多。即使全职从事FPGA相关工作，没有几年时间不可能对器件特性、应用、注意事项等等有较为全面的了解。本文记录了我自使用Xilinx系列FPGA以来或精读、或翻阅、或查询过的文档，及其主要内容。如果有新的会随时补录进来。以下按照个人理解...

评分

等级-LV1-ChipDebug

4年前更新210次阅读

vivado DDS IP核的使用及仿真

参考：https://blog.csdn.net/weixin_45303812/article/details/123704440新人第一次写文档，有错误的地方请大佬指点。文档：Xilinx官网搜DDSConfiguration 可配置参数：1.Configuration Options，有如下三种模式Phase Generator and SIN/COS LUT (DDS)：相...

评分

等级-LV1-ChipDebug

4年前更新169次阅读

FPGA再入门——UART IP核调用

我的工作偏向硬件设计与调试，但是经过几年的发展，发觉不会调程序发展真的很受限制。最近越来越被这种限制折磨的很难受，所以开...

FPGA再入门——UART IP核调用-ChipDebug

FPGA再入门——UART IP核调用-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新188次阅读

XILINX FPGA各型号差异对比

FPGA的优点及ASSP
FPGA可以提供一些其他方案没法提供的独特价值，如高性能、差异化、高灵活性和低功耗。
ASSP( Application Spec...

XILINX FPGA各型号差异对比-ChipDebug

XILINX FPGA各型号差异对比-ChipDebug

XILINX FPGA各型号差异对比-ChipDebug

+16

XILINX FPGA各型号差异对比-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新27次阅读

FPGA 核和FPGA Fabric的区别是什么？

常常在外文资料以及手册中看到Fabric？时常感觉翻译起来很尴尬，例如：
那么这个专业单词到底该如何翻译以及如何理解呢？
我们通...

FPGA 核和FPGA Fabric的区别是什么？-ChipDebug

FPGA 核和FPGA Fabric的区别是什么？-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新53次阅读

Vivado使用技巧-HDL编写

在Vivado中进行HDL代码设计，不仅需要描述数字逻辑电路中的常用功能，还要考虑如何发挥Xilinx器件的架构优势。目前常用的HDL语言...

Vivado使用技巧-HDL编写-ChipDebug

Vivado使用技巧-HDL编写-ChipDebug

评分

等级-LV2-ChipDebug

4年前更新35次阅读

Xillinx FPGA的设计约束阅读整理

《适用于FPGA和SOC的UlteraFast设计方法指南》（UG949）
《Vivado Design Suite 用户指南：设计分析与收敛技巧》(UG906)
《Vivad...

Xillinx FPGA的设计约束阅读整理-ChipDebug

Xillinx FPGA的设计约束阅读整理-ChipDebug

Xillinx FPGA的设计约束阅读整理-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新169次阅读

基于FPGA平台实现 ARM Cortex-M0 SOC（一）简介

本系列笔记为基于FPGA平台实现 ARM Cortex-M0 SOC 集创赛作品复盘
Platform： ARM Cortex-M0 Design Srart AT510
XLINX FPGA
ARM...

基于FPGA平台实现 ARM Cortex-M0 SOC（一）简介-ChipDebug

基于FPGA平台实现 ARM Cortex-M0 SOC（一）简介-ChipDebug

FPGA常见问题

0

等级-LV1-ChipDebug

4年前更新261次阅读

中科大FPGAOL使用方法——免费的FPGA在线开发板

1.中科大的FPGA在线平台提供了一个非常好用的功能，将bit文件上传到远程FPGA开发板上加以功能验证，而且可以游客的身份访问。
Lo...

中科大FPGAOL使用方法——免费的FPGA在线开发板-ChipDebug

中科大FPGAOL使用方法——免费的FPGA在线开发板-ChipDebug

中科大FPGAOL使用方法——免费的FPGA在线开发板-ChipDebug

+1

中科大FPGAOL使用方法——免费的FPGA在线开发板-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

4年前更新86次阅读

Avant：解锁FPGA创新新高度

过去3年来，尽管客户十分认可莱迪思 (Lattice) Nexus FPGA平台在低功耗领域做出的种种创新，但在与他们的交流过程中，我们发现除...

Avant：解锁FPGA创新新高度-ChipDebug

Avant：解锁FPGA创新新高度-ChipDebug

Avant：解锁FPGA创新新高度-ChipDebug

+2

Avant：解锁FPGA创新新高度-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

4年前发布117次阅读

Xilinx PCIE IP 支持器件分析

1 引言随着人工智能，大数据相关技术的发展，高速的 PCIE 设备需求与日俱增。Xilinx 公司在其高端的 Ultrascale+，Ultrascale...

Xilinx PCIE IP 支持器件分析-ChipDebug

Xilinx PCIE IP 支持器件分析-ChipDebug

Xilinx PCIE IP 支持器件分析-ChipDebug

+4

Xilinx PCIE IP 支持器件分析-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新137次阅读

FPGA实现UART通讯（FSM+移位寄存器实现含校验位）

一、UART通讯协议原理与时序
串口（UART）协议的发送和接收时序、物理层接口下面两篇博客讲的很详细。
y...

FPGA实现UART通讯（FSM+移位寄存器实现含校验位）-ChipDebug

FPGA实现UART通讯（FSM+移位寄存器实现含校验位）-ChipDebug

FPGA实现UART通讯（FSM+移位寄存器实现含校验位）-ChipDebug

+33

FPGA实现UART通讯（FSM+移位寄存器实现含校验位）-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新32次阅读

FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯

呼吸灯
功能目标：实现Led灯由熄灭逐渐变亮至完全点亮，再逐渐变暗至完全熄灭，循环往复。
1.输入输出原理图
将系统时钟与复位按...

FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯-ChipDebug

FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯-ChipDebug

FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯-ChipDebug

+1

FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新19次阅读

锁存器、触发器、寄存器和缓冲器的区别

一、锁存器
锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。
锁存器不同于触发器，它不...

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新61次阅读

D触发器的建立时间和保持时间物理含义探讨

图1 D某款触发器示意图我理解这个D触发正常运转要满足四个约束，第一个是建立时间，第二个是保持时间，第三个是对于最后一个...

D触发器的建立时间和保持时间物理含义探讨-ChipDebug

D触发器的建立时间和保持时间物理含义探讨-ChipDebug

D触发器的建立时间和保持时间物理含义探讨-ChipDebug

+2

D触发器的建立时间和保持时间物理含义探讨-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新52次阅读

Xilinx MPSoC FSBL中的看门狗的用法总结

付汉杰 hankf@amd.com
Xilinx MPSoC的FSBL中使用了看门狗，避免单板进入异常后一直挂死。下面是FSBL关于看门狗的用法总结。
Vivado配置
Vivado中的PS配置中，如果使能了wdt，FSBL会自动使能看门狗。

评分

等级-LV2-ChipDebug

3年前更新148次阅读

FPGA蜂鸣器实现歌曲《两只老虎》

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

4年前更新32次阅读

FPGA中的PLL（锁相环）与Glitches（小故障）

PLL（phase laocked loop）
如果晶振（Oscillator）频率不够高，锁相环就派上用场了。（创建时钟倍频器）
大概原理（我猜）：检...

FPGA中的PLL（锁相环）与Glitches（小故障）-ChipDebug

FPGA中的PLL（锁相环）与Glitches（小故障）-ChipDebug

FPGA中的PLL（锁相环）与Glitches（小故障）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新36次阅读

数字ic基础-FPGA中的memory and block ram

am：random access memory
FPGA中存储数据的几种方式
1.DFF 也就是D触发器，但只保存1bit，数据大了浪费资源
2.利用look up tab...

数字ic基础-FPGA中的memory and block ram-ChipDebug

数字ic基础-FPGA中的memory and block ram-ChipDebug

数字ic基础-FPGA中的memory and block ram-ChipDebug

+2

数字ic基础-FPGA中的memory and block ram-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新17次阅读

FPGA 基本模块的主要功能

1．可编程输入/输出单元（I/O 单元）
FPGA 的 I/O 单元被划分为若干个组（Bank），每个 Bank 的接口标准由其接口电压 VCCO 决定...

FPGA 基本模块的主要功能-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新46次阅读

fpga实操训练（vga测试）

【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：feixiaoxing @163.com】我自己读书那会，买的电脑还是以台式机居...

fpga实操训练（vga测试）-ChipDebug

fpga实操训练（vga测试）-ChipDebug

fpga实操训练（vga测试）-ChipDebug

+4

fpga实操训练（vga测试）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新83次阅读

FPGA实现LCD显示屏显示彩条

总体设计系统总体分为五个模块，分别是：rd_id(读显示屏ID模块)，clk_div(时钟分频模块)，lcd_display(lcd屏显示模块)，lcd_driv...

FPGA实现LCD显示屏显示彩条-ChipDebug

FPGA实现LCD显示屏显示彩条-ChipDebug

FPGA实现LCD显示屏显示彩条-ChipDebug

+3

FPGA实现LCD显示屏显示彩条-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

4年前更新164次阅读

FPGA 点亮LED灯

设计流程首先对项目要有一个全局的考虑，分析项目需要几个模块构成，确定各个子模块的关系和信号之间的相互关系，然后确定模块...

FPGA 点亮LED灯-ChipDebug

FPGA 点亮LED灯-ChipDebug

FPGA 点亮LED灯-ChipDebug

+50

FPGA 点亮LED灯-ChipDebug

评分

等级-LV2-ChipDebug

4年前更新44次阅读

哈工大体系结构lab3 —— 流水线处理器的verilog实现

流水线处理器的verilog实现
是的我刚刚验收完最后一个实验，所以怀着激动的心情，把当时其中一个留档的代码发出来，还算较为清晰...

哈工大体系结构lab3 —— 流水线处理器的verilog实现-ChipDebug

哈工大体系结构lab3 —— 流水线处理器的verilog实现-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

4年前更新70次阅读

FPGA工程师应如何挑选ADC和DAC

将具有信号处理功能的FPGA与现实世界相连接，需要使用模数转换器(ADC)或数模转换器(DAC)一旦执行特定任务，FPGA系统必须与现实世...

FPGA工程师应如何挑选ADC和DAC-ChipDebug

FPGA工程师应如何挑选ADC和DAC-ChipDebug

FPGA工程师应如何挑选ADC和DAC-ChipDebug

+5

FPGA工程师应如何挑选ADC和DAC-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新53次阅读

分享两本FPGA时序分析精典英文书籍资料

该帖子内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3年前更新56次阅读

分享几本FPGA项目管理方面的书

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

4年前更新27次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(15)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的应用板卡KCU105的VADJ通电。 P65KCU105 Board FMCH VADJ AdjustmentThe KCU105 board system controller must apply power to the VADJ power ...

评分

等级-LV1-ChipDebug

3年前更新54次阅读

国外FPGA数字电路设计书籍第4期

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

上一页 1…40 414243 44…1068 下一页跳转