SOC FPGA论坛首页-ChipDebug-第41页

SOC FPGA论坛首页-ChipDebug-第41页

等级-LV1-ChipDebug

3年前更新4次阅读

揭秘美国半导体竞争力：年研发投入502亿美元，撑起全球市场半壁江山

2022年，全球半导体行业销售额预计超过6180亿美元。芯东西11月24日消息，上周，美国半导体行业协会（SIA）发布32页半导体行业报...

揭秘美国半导体竞争力：年研发投入502亿美元，撑起全球市场半壁江山-ChipDebug

揭秘美国半导体竞争力：年研发投入502亿美元，撑起全球市场半壁江山-ChipDebug

揭秘美国半导体竞争力：年研发投入502亿美元，撑起全球市场半壁江山-ChipDebug

+8

揭秘美国半导体竞争力：年研发投入502亿美元，撑起全球市场半壁江山-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新28次阅读

使用分立元件手工实现NE555芯片的制作

相信很多小伙伴在上学的时候，都学过《数字电子技术》这门专业基础课。而在这里面，有一个非常经典的芯片，那就是555定时器。记...

使用分立元件手工实现NE555芯片的制作-ChipDebug

使用分立元件手工实现NE555芯片的制作-ChipDebug

使用分立元件手工实现NE555芯片的制作-ChipDebug

+21

使用分立元件手工实现NE555芯片的制作-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新17次阅读

理解Vitis HLS默认行为

相比于Vivado HLS，Vitis HLS更加智能化，这体现在Vitis HLS可以自动探测C/C++代码中可并行执行地部分而无需人工干预添加pragma...

理解Vitis HLS默认行为-ChipDebug

理解Vitis HLS默认行为-ChipDebug

理解Vitis HLS默认行为-ChipDebug

+3

理解Vitis HLS默认行为-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新22次阅读

如何提高FPGA的工作频率

对于设计者来说，我们当然希望我们设计的电路的工作频率（在这里如无特别说明，工作频率指FPGA片内的工作频率）尽量高。我们也经常听说用资源换速度，用流水的方式可以提高工作频率，这确实是一个很重要的方法，今天我想进一步去分析该如何提高电路的工...

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前更新37次阅读

Altera FPGA／CPLD设计基础篇高级篇(第2版）及光盘下载

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

3年前更新28次阅读

【FPGA】相比CPU、GPU、ASIC，FPGA还有没有生命力？

最近几年，FPGA这个概念越来越多地出现。例如，比特币挖矿，就有使用基于FPGA的矿机。还有，之前微软表示，将在数据中心里，使用...

【FPGA】相比CPU、GPU、ASIC，FPGA还有没有生命力？-ChipDebug

【FPGA】相比CPU、GPU、ASIC，FPGA还有没有生命力？-ChipDebug

【FPGA】相比CPU、GPU、ASIC，FPGA还有没有生命力？-ChipDebug

+26

【FPGA】相比CPU、GPU、ASIC，FPGA还有没有生命力？-ChipDebug

FPGA新闻资讯

1

等级-LV2-ChipDebug

1年前更新807次阅读

Synopsys Cadence 最新EDA软件分享，含VCS DC DVE Verdi Spyglass Hspice ICC2 PT Libcompiler Synplify Coretools Fm indago XCELIUMMAIN INNOVUS 等

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV2-ChipDebug

2年前更新19次阅读

AMD发布Xilinx FPGA芯片涨价函，最高涨25%！

1、供应链称AMD已通知涨价11月22日业界消息传出，AMD向经销商发送了一封涨价函。来源：供应链从文件内容来看，AMD在通知中表示...

AMD发布Xilinx FPGA芯片涨价函，最高涨25%！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新19次阅读

在配置FPGA器件时的常见问题及其解决方法

FPGA器件配置方式分三大类：主动配置、被动配置和JTAG配置。主动配置：由FPGA器件引导配置操作过程。被动配置：由计算机或控制器控制配置过程。上电后，控制器件或主控器把存储在外部存储器中的数据送入FPGA器件内，配置完成之后将对器件I/O和寄存器进行初...

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新24次阅读

一个思路：缩短MultiBoot流程中的回跳 (Fallback) 时间

作者：Ivy Guo，AMD 赛灵思开发者
MultiBoot是FPGA远程更新配置文件时一种非常普遍的应用 ——为了确保安全，我们通常需要安排一...

一个思路：缩短MultiBoot流程中的回跳 (Fallback) 时间-ChipDebug

一个思路：缩短MultiBoot流程中的回跳 (Fallback) 时间-ChipDebug

一个思路：缩短MultiBoot流程中的回跳 (Fallback) 时间-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新4次阅读

解析丨英特尔® Agilex™ D系列FPGA和SoC适用于中端FPGA应用

在硅谷举办的英特尔 On 技术创新峰会上，英特尔宣布推出英特尔® Agilex™ D 系列 FPGA 和 SoC。这些产品非常适合需要更高性能...

解析丨英特尔® Agilex™ D系列FPGA和SoC适用于中端FPGA应用-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

2年前更新2294次阅读

Synopsys2020及以上版本安装方法

该帖子部分内容已隐藏

7

等级-LV1-ChipDebug

2年前更新222次阅读

瑞芯微RV1126实现视频采集和人脸识别并进行显示

摘要：一个Linux人脸识别小项目，可以拿过来来练练手。使用瑞芯微RV1126核心板通过瑞芯微API进行视频采集并进行人脸识别，并输出...

瑞芯微RV1126实现视频采集和人脸识别并进行显示-ChipDebug

瑞芯微RV1126实现视频采集和人脸识别并进行显示-ChipDebug

瑞芯微RV1126实现视频采集和人脸识别并进行显示-ChipDebug

+38

瑞芯微RV1126实现视频采集和人脸识别并进行显示-ChipDebug

Rockchip-瑞芯微

评分

等级-LV1-ChipDebug

3年前发布41次阅读

提问verilog inout类型变量多分支赋值问题

在日常设计中常常遇见数据总线连接多个设备，比如数据总线共连接三个设备，在满足条件1时候读写设备1的数据，在满足条件2的时候，读写设备2的数据，在满足条件3时候，读写设备3数据。但是在顶层，如何连接数据总线则成了一个问题。
为了简化例程，我写了两...

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新8次阅读

安路科技携硬核FPGA产品矩阵精彩亮相IC China 2022

ICChina11月17-19日，第二十届中国国际半导体博览会（ICChina2022）在合肥滨湖国际会展中心顺利召开，安路科技携旗下硬核产品...

安路科技携硬核FPGA产品矩阵精彩亮相IC China 2022-ChipDebug

安路科技携硬核FPGA产品矩阵精彩亮相IC China 2022-ChipDebug

安路科技携硬核FPGA产品矩阵精彩亮相IC China 2022-ChipDebug

+7

安路科技携硬核FPGA产品矩阵精彩亮相IC China 2022-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新11次阅读

Xilinx Zynq UltraScale+ FPGA SOC 率先通过汽车功能安全全面认证

对于包含环视/自动泊车辅助（ APA ）系统的高级驾驶辅助系统（ ADAS ）、自动驾驶（ AD ），以及包含前置摄像头、激光雷达和毫米...

Xilinx Zynq UltraScale+ FPGA SOC 率先通过汽车功能安全全面认证-ChipDebug

Xilinx Zynq UltraScale+ FPGA SOC 率先通过汽车功能安全全面认证-ChipDebug

Xilinx Zynq UltraScale+ FPGA SOC 率先通过汽车功能安全全面认证-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

2年前更新80次阅读

Vivado里如何使用模糊性的位置约束？

提到位置约束，我们会想到手工布局的方式，即画Pblock，将指定模块放入相应Pblock内，这既是面积约束又是位置约束，但显然这种约束是较为具体的位置约束。这种方式需要工程师有一定的经验，有时还需要借鉴参考Vivado之前的布局结果，换言之，我们确定的Pblock...

评分

等级-LV1-ChipDebug

3年前更新4次阅读

2022英特尔® FPGA中国技术周——11月18日网络日

11月14日至18日，2022英特尔® FPGA中国技术周（IFTD）将与全球各市场同步线上举办，来自国内外的技术专家将在五天的时间里，从...

2022英特尔® FPGA中国技术周——11月18日网络日-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新13次阅读

全新英特尔® Agilex™ FPGA 和 SoC 家族产品：更低功耗搭配更高性能

在近日于硅谷举办的英特尔 On 技术创新峰会上，英特尔预先展示了代号为 Sundance Mesa 的英特尔® Agilex™ FPGA 和 SoC 家族新品。该系产品采用英特尔® Agilex™ FPGA 家族早期产品的多项创新技术，为边缘应用、嵌入式应用和网络应用带来出色的能效表...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新7次阅读

聚创新之势，英特尔以领先技术和生态加速FPGA发展

今日，以“加速，让创新有迹可循”为主题的2022英特尔®FPGA中国技术周于线上拉开帷幕。期间，英特尔披露了其最新推出的基于Inte...

聚创新之势，英特尔以领先技术和生态加速FPGA发展-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新73次阅读

基于FPGA的CAN总线控制器的设计（附代码）

导读CAN 总线（Controller Area Network）是控制器局域网的简称，是 20 世纪 80 年代初德国 BOSCH 公司为解决现代汽车中众多的控...

基于FPGA的CAN总线控制器的设计（附代码）-ChipDebug

基于FPGA的CAN总线控制器的设计（附代码）-ChipDebug

基于FPGA的CAN总线控制器的设计（附代码）-ChipDebug

+7

基于FPGA的CAN总线控制器的设计（附代码）-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

3年前更新111次阅读

紫光同创FPGA官方推荐新书发布

喜获一本紫光同创FPGA开发的新书《FPGA开发及应用——基于紫光同创Logos系列器件及Verilog HDL》,感谢友人馈赠，特地跑来晒图！...

紫光同创FPGA官方推荐新书发布-ChipDebug

紫光同创FPGA官方推荐新书发布-ChipDebug

紫光同创FPGA官方推荐新书发布-ChipDebug

Pangomicro紫光同创

评分

等级-LV1-ChipDebug

3年前更新35次阅读

Versal GTY 仿真：初始化、复位和速率变更

作者：jhua，ADM赛灵思开发者
本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。
在 Versa...

Versal GTY 仿真：初始化、复位和速率变更-ChipDebug

Versal GTY 仿真：初始化、复位和速率变更-ChipDebug

Versal GTY 仿真：初始化、复位和速率变更-ChipDebug

+3

Versal GTY 仿真：初始化、复位和速率变更-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新15次阅读

都是经典！盘点影响世界的27个芯片

如果你画过很多电路，接触过很多芯片的话，应该有些芯片是你觉得历史中最重要的，足以影响整个世界的。它们有可能是：80C51、430...

都是经典！盘点影响世界的27个芯片-ChipDebug

都是经典！盘点影响世界的27个芯片-ChipDebug

都是经典！盘点影响世界的27个芯片-ChipDebug

+31

都是经典！盘点影响世界的27个芯片-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新25次阅读

详解FPGA四大设计要点

FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。早期的FPGA相对...

详解FPGA四大设计要点-ChipDebug

详解FPGA四大设计要点-ChipDebug

详解FPGA四大设计要点-ChipDebug

详解FPGA四大设计要点-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新53次阅读

FPGA设计中RAM和ROM初始化的方法

FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据，根据使用场景不同有不同的初始化方法。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0.
RAM的初始化方法
方法1：小型RAM复位时按地址写入初...

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新317次阅读

手把手Vivado全流程使用

详细见Xilinx官方文档：Vivado软件使用手册（UG893）。频率的意义，取决于对象架构，比如，arm 和 fpga，对主频要求是不一样的，...

手把手Vivado全流程使用-ChipDebug

手把手Vivado全流程使用-ChipDebug

手把手Vivado全流程使用-ChipDebug

+91

手把手Vivado全流程使用-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新415次阅读

Xilinx ZYNQ FPGA架构简介

FPGA 自诞生以来，经历了从配角到主角的过程，由于 FPGA 飞速的发展，凭借其灵活性高、开发周期短、并行计算效率高等优...

Xilinx ZYNQ FPGA架构简介-ChipDebug

Xilinx ZYNQ FPGA架构简介-ChipDebug

Xilinx ZYNQ FPGA架构简介-ChipDebug

+41

Xilinx ZYNQ FPGA架构简介-ChipDebug

4

等级-LV1-ChipDebug

3年前更新4次阅读

芯光不问赶路人，安路科技科创板上市一周年回顾

芯光不问赶路人，安路科技科创板上市一周年回顾-ChipDebug

芯光不问赶路人，安路科技科创板上市一周年回顾-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

2年前更新50次阅读

最全的毫米波雷达论文免费分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

上一页 1…39 404142 43…1063 下一页跳转