SOC FPGA论坛首页-ChipDebug-第7页

SOC FPGA论坛首页-ChipDebug-第7页

等级-LV2-ChipDebug

3年前更新603次阅读

Vivado全版本下载分享

Vivado是由Xilinx公司开发的一款用于FPGA设计和开发的综合设计环境。它包括了高层次综合（HLS）、逻辑设计、约束管理、IP核管理...

Vivado全版本下载分享-ChipDebug

1

等级-LV3-ChipDebug

2年前更新416次阅读

PotatoPie 2.1/3.0 教程(16) —— 实验15 EF2 FPGA内置ADC的使用

EF2的ADC使用比较简单，例化一个原语，然后给时钟，给SOC信号，等12个周期后EOC有效，出来的就是数据啦！也可以参考下面这篇帖子...

PotatoPie 2.1/3.0 教程(16) —— 实验15 EF2 FPGA内置ADC的使用-ChipDebug

PotatoPie 2.1/3.0 教程(16) —— 实验15 EF2 FPGA内置ADC的使用-ChipDebug

1

等级-LV1-ChipDebug

3年前发布52次阅读

为什么不赋值啊大佬救命

为什么语法也没错赋值语句也给了计数器clk_cnt16也是正常增加但是SIN不按照clr赋值？？？大佬帮帮我吧

为什么不赋值啊大佬救命-ChipDebug

为什么不赋值啊大佬救命-ChipDebug

为什么不赋值啊大佬救命-ChipDebug

为什么不赋值啊大佬救命-ChipDebug

1

等级-LV1-ChipDebug

3年前更新139次阅读

AIE(1)—创建一个简单的AIE工程

对于Versal，我们从系统角度看，可将其分为3个Domain：AIE、PS和PL，如下图所示。如果要运行一个AIE的应用，绝大多数情况下，这3...

AIE(1)—创建一个简单的AIE工程-ChipDebug

AIE(1)—创建一个简单的AIE工程-ChipDebug

AIE(1)—创建一个简单的AIE工程-ChipDebug

+10

AIE(1)—创建一个简单的AIE工程-ChipDebug

1

等级-LV1-ChipDebug

3年前发布299次阅读

已解决新人入坑SDK开发，hello world程序在终端中没有打印任何信息

用的是zybo-z7的芯片，在设计过程中也很奇怪，会出现vivado软件上与digilent公司给的原理图不一致的情况如下图是vivado软件中的M...

新人入坑SDK开发，hello world程序在终端中没有打印任何信息-ChipDebug

新人入坑SDK开发，hello world程序在终端中没有打印任何信息-ChipDebug

新人入坑SDK开发，hello world程序在终端中没有打印任何信息-ChipDebug

+2

新人入坑SDK开发，hello world程序在终端中没有打印任何信息-ChipDebug

1

等级-LV1-ChipDebug

3年前发布121次阅读

提问工程添加调试文件.rvl后，在translate design步骤报错：logical block ” with type ” is unexpanded。

请教各位一个问题，lattice diamond3.12工程中添加.rvl调试文件后，在translate design步骤报错，logical block '' with type '' is unexpanded。用LSE综合可以通过，用synplify pro就会报错，这是什么原因？

Lattice-莱迪斯

1

等级-LV3-ChipDebug

3年前更新1020次阅读

安路TangDynasty(TD)创建PLL锁相环示例

以 PH1A100SFG676为例，其它器件类似， PH1A100SFG676 器件提供了 20 个 PLL，可以实现高性能的时钟管理功能，同时适用于各种...

安路TangDynasty(TD)创建PLL锁相环示例-ChipDebug

安路TangDynasty(TD)创建PLL锁相环示例-ChipDebug

安路TangDynasty(TD)创建PLL锁相环示例-ChipDebug

+8

安路TangDynasty(TD)创建PLL锁相环示例-ChipDebug

1

等级-LV3-ChipDebug

3年前发布1729次阅读

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程

添加仿真库
以 AL3_10 器件为例， TD 软件自带有仿真模型，并可在 modelsim 进行编译，步骤如下：1. 在 modelsim 的安装目录下，...

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

+13

安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程-ChipDebug

1

等级-LV1-ChipDebug

3年前更新131次阅读

基于pango的点歌台设计

摘要
点歌台是一种可以点播歌曲的设备，通常在娱乐场所如KTV、酒吧、派对等地方使用。它可以让用户在播放音乐的同时，选择他...

基于pango的点歌台设计-ChipDebug

基于pango的点歌台设计-ChipDebug

基于pango的点歌台设计-ChipDebug

+20

基于pango的点歌台设计-ChipDebug

Pangomicro紫光同创

1

等级-LV3-ChipDebug

10个月前更新3755次阅读

TD最新版工具和license下载链接及软件安装（包括TD4/5）

对于TD4和TD5是两个分支，并不是说TD4就一定比TD5旧，TD4也一直在更新。如果是用我们的开发板，对于EF2/EF3/EG4我们首推的是TD4的最新版，TD4体积小编译快，不占资源，尤其对于从MCU转过来的用户，一般电脑配置都比较低，TD4完全够用了。我们开发板例程是适配...

1

等级-LV3-ChipDebug

3年前发布624次阅读

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）

对于 Eagle、 EF2/3 系列的 FPGA，在对外部 flash 进行程序加载时，支持 Dual Boot（双启动模式）和 Multi Boot（多启动模式）。...

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

+3

安路TangDynasty(TD)双分区启动功能（Dual Boot）多分区启动（ Multi Boot）-ChipDebug

1

等级-LV3-ChipDebug

3年前更新182次阅读

CY7C68013 Slave FIFO FPGA 操作时序

信号简介
IFCLK 可以是外部时钟也可以是68013提供的时钟，对于FPGA采用外部时钟时更方便。
FLAGA 68013的FIFO的水线指示位，这个...

CY7C68013 Slave FIFO FPGA 操作时序-ChipDebug

CY7C68013 Slave FIFO FPGA 操作时序-ChipDebug

CY7C68013 Slave FIFO FPGA 操作时序-ChipDebug

+9

CY7C68013 Slave FIFO FPGA 操作时序-ChipDebug

1

等级-LV1-ChipDebug

3年前更新365次阅读

FPGA实现PID控制算法

一. 简介
相信大家对于PID控制算法，都不感到陌生了，平衡车就是靠它平衡起来的，还有飞控的平衡算法也是它，以及FOC中的闭环控...

FPGA实现PID控制算法-ChipDebug

FPGA实现PID控制算法-ChipDebug

FPGA开源项目

1

等级-LV1-ChipDebug

3年前发布36次阅读

TD软件编译RTL的时候显示变量被mutidrive，有办法通过编译吗

1

等级-LV1-ChipDebug

3年前更新1453次阅读

VCS命令详解

前言：
本文一共接近一万四千字，适合作为vcs中文使用手册查询，希望能帮助到一些朋友。
VCS命令详解(一): 编译命令
-ams：允许在VCS两步模式下使用Verilog-AMS代码。 -ams_discipline <discipline_name>：在VCS两步模式下，指定VerilogAMS中的默认离...

FPGA常见问题

1

等级-LV1-ChipDebug

3年前更新366次阅读

VS Code+Verilog实现快乐编程

0.前言
进入大二下学期，电脑软件喜加一。无论是四节连上、教室未知的课程安排，还是微信群里一遍又一遍的@所有人，都暗示着我们...

VS Code+Verilog实现快乐编程-ChipDebug

VS Code+Verilog实现快乐编程-ChipDebug

VS Code+Verilog实现快乐编程-ChipDebug

+10

VS Code+Verilog实现快乐编程-ChipDebug

1

等级-LV3-ChipDebug

2年前更新567次阅读

AL-link 下载器固件更新工具V1.0 发布

为了给大家提供更好更快的安路下载器，ICMaker一直都在尽可能提升下载器的速度和稳定性，所以在不断迭代，充分考虑老用户的升级...

AL-link 下载器固件更新工具V1.0 发布-ChipDebug

AL-link 下载器固件更新工具V1.0 发布-ChipDebug

1

等级-LV3-ChipDebug

3年前更新284次阅读

PotatoPie 2.1/3.0 教程(3) —— 实验2 FPGA实现按键消抖

1.实现说明
这个实验不需要外接，直接编译下载程序就可以了。
管脚说明
set_pin_assignment { clk_ref } { LOCATION = P128; IOS...

PotatoPie 2.1/3.0 教程(3) —— 实验2 FPGA实现按键消抖-ChipDebug

PotatoPie 2.1/3.0 教程(3) —— 实验2 FPGA实现按键消抖-ChipDebug

PotatoPie 2.1/3.0 教程(3) —— 实验2 FPGA实现按键消抖-ChipDebug

+2

PotatoPie 2.1/3.0 教程(3) —— 实验2 FPGA实现按键消抖-ChipDebug

1

等级-LV3-ChipDebug

3年前更新290次阅读

PotatoPie 2.1/3.0 教程(15) —— 实验14 FPGA实现UART串口通信

1.实验说明
在上位机中通过串口调试助手向 PotatoPie 开发板中发送串口数据，开发板将接收到的数据发送给上位机，完成数据的回环...

PotatoPie 2.1/3.0 教程(15) —— 实验14 FPGA实现UART串口通信-ChipDebug

PotatoPie 2.1/3.0 教程(15) —— 实验14 FPGA实现UART串口通信-ChipDebug

PotatoPie 2.1/3.0 教程(15) —— 实验14 FPGA实现UART串口通信-ChipDebug

+10

PotatoPie 2.1/3.0 教程(15) —— 实验14 FPGA实现UART串口通信-ChipDebug

1

等级-LV3-ChipDebug

2年前更新148次阅读

PotatoPie 2.1/3.0 教程(6) —— 实验5 FPGA内部DNA码读取例程

为了更好地保护用户代码的安全，PotatoPie 板上的EF2芯片均具有唯一的 DNA 序列，可以使用该序列对用户设计进行保护。每块芯片...

PotatoPie 2.1/3.0 教程(6) —— 实验5 FPGA内部DNA码读取例程-ChipDebug

1

等级-LV3-ChipDebug

3年前更新1600次阅读

安路FPGA 100问

TD软件支持哪些操作系统？TD软件支持主流的操作系统Windows7-32bit、Windows7-64bit、Windows10-64bit、Linux。安路的文档在哪里...

安路FPGA 100问-ChipDebug

安路FPGA 100问-ChipDebug

安路FPGA 100问-ChipDebug

安路FPGA 100问-ChipDebug

1

等级-LV1-ChipDebug

2年前发布324次阅读

芯片测试相关术语汇总

什么是芯片制造的Corner以及SS/TT/FF特点？世界上没有两片叶子是相同的，同样世界上没有两个芯片是相同的。芯片制造是一个物理...

芯片测试相关术语汇总-ChipDebug

1

等级-LV2-ChipDebug

2年前更新632次阅读

基于FPGA实现UDP协议（包含源工程文件）

01概括网上关于UDP和TCP的优缺点对比其实很多，可以自行搜索，本文简要概括一下优缺点。TCP优点是稳定，接收端接收到TCP数据报文...

基于FPGA实现UDP协议（包含源工程文件）-ChipDebug

基于FPGA实现UDP协议（包含源工程文件）-ChipDebug

基于FPGA实现UDP协议（包含源工程文件）-ChipDebug

+31

基于FPGA实现UDP协议（包含源工程文件）-ChipDebug

1

XL_易灵思FPGA

等级-LV2-ChipDebug

2年前发布17次阅读

ERROR: overwriting previous definition of module ‘xxx’ (VERI-1206)

原因："xxx"模块重复添加。

ERROR: overwriting previous definition of module 'xxx' (VERI-1206)-ChipDebug

易灵思(Elitestek)

1

等级-LV3-ChipDebug

2年前更新112次阅读

HMDI 1.4 pcb布线指南

机翻ADI官网文档，仅供参考，原文https://ez.analog.com/video/w/documents/687/hdmi-layout-guideline 介绍此常见问题解答提供...

HMDI 1.4 pcb布线指南-ChipDebug

HMDI 1.4 pcb布线指南-ChipDebug

1

等级-LV3-ChipDebug

2年前更新324次阅读

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）

资料转移至这个链接更新https://chipdebug.com/forum-post/54896.htmlPotatoPie 4.0 视频图像处理+RISCV设计板已发布！此帖将作...

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）-ChipDebug

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）-ChipDebug

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）-ChipDebug

+5

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）-ChipDebug

1

等级-LV2-ChipDebug

2年前更新29次阅读

激光雷达之基于ADC采集的机械旋转式激光雷达fpga部分设计（二）激光开关和功率调节控制

该帖子内容已隐藏

1

等级-LV2-ChipDebug

2年前发布35次阅读

LATTIEC Radiant 调试ddr3时，错误：error does not support Ip Evaluation

需要在strategy1里选bitstream选项，勾选ip evaluation,如下图所示：

LATTIEC Radiant 调试ddr3时，错误：error does not support Ip Evaluation-ChipDebug

LATTIEC Radiant 调试ddr3时，错误：error does not support Ip Evaluation-ChipDebug

Lattice-莱迪斯

1

等级-LV3-ChipDebug

1年前更新630次阅读

PotatoPie 4.0 实验教程(1) —— FPGA实现LED计数灯和呼吸灯

Led demo下面共有两个工程，LED_cnt是led直接输出计数器，LED_sleep是呼吸灯。LED_cnt计数灯说明`timescale 1 ps / 1 ps
module ...

PotatoPie 4.0 实验教程(1) —— FPGA实现LED计数灯和呼吸灯-ChipDebug

PotatoPie 4.0 实验教程(1) —— FPGA实现LED计数灯和呼吸灯-ChipDebug

PotatoPie 4.0 实验教程(1) —— FPGA实现LED计数灯和呼吸灯-ChipDebug

PotatoPie 4.0 实验教程(1) —— FPGA实现LED计数灯和呼吸灯-ChipDebug

1

等级-LV3-ChipDebug

2年前更新415次阅读

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信

1.实验说明在上位机中通过串口调试助手向 PotatoPie 开发板中发送串口数据，开发板将接收到的数据发送给上位机，完成数据的回环...

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信-ChipDebug

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信-ChipDebug

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信-ChipDebug

+10

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信-ChipDebug

1

上一页 1…5 678 9…1068 下一页跳转