首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
ICMaker
2年前更新
272次阅读
关注
verilog教程(3) —— Verilog 数值表示和数据类型
在数字逻辑系统中,只存在高电平和低电平,因此用其表示数字只有整数形式,并存在 3 种表示方法,即:原码表示法(符号加绝对值)、反码表示法(符号加反码)和补码表示法 (符号加补码)。这三种在 FPGA 开发中都有着广泛的应用,下面分别讨论。1.原码表示...
Anlogic-安路
1
回复
分享
ICMaker
2年前更新
374次阅读
关注
PotatoPie 4.0 实验教程(23) —— FPGA实现摄像头图像伽马(Gamma)变换
手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361为什么要进行Gamma校正图像的 gamma 校正是一种图...
+7
Anlogic-安路
1
回复
分享
ICMaker
2年前发布
111次阅读
关注
Litex简介PPT
+25
LiteX
1
回复
分享
Freddy
2年前发布
131次阅读
关注
请大佬帮忙看看这个可能是什么原因导致的
Anlogic-安路
1
3
分享
John Smith
2年前更新
75次阅读
关注
使用Gowin的fft IP核并仿真时报错,求助
上图为modelsim仿真时的报错
下图为tb文件代码
下图为报错信息提到的模块在fft.vo的信息
Gowin-高云
1
回复
分享
ICMaker
1年前更新
50次阅读
关注
Allegro Find 属性说明
Groups(将1个或多个元件设定为同一组群)Comps(带有元件序号的Allegro元件)Symbols(所有电路板中的Allegro元件)Functions(一组元件中的一个元件)Nets(一条导线)Pins(元件的管脚)Vias(过孔或贯穿孔)Clines(具有电气特性的线段:导线到导线;导线到过...
PCB设计
1
回复
分享
ICMaker
1年前更新
476次阅读
关注
Allegro show elements 或者show measure 不弹窗问题
参考allegro官方论坛的回复。https://community.cadence.com/cadence_technology_forums/pcb-design/f/pcb-design/26239/allegro-does-not-show-the-measurement-dialog-box找到您的 PCBENV 文件夹并删除 allegro.geo 文件。重新打开 Allegro 并查看 GUI 是否...
PCB设计
1
回复
分享
ICMaker
1年前更新
408次阅读
关注
FPGA开发红外热成像仪的基本原理及应用
什么是红外热成像仪?红外热成像仪是一种利用红外辐射检测和成像的设备,可以显示物体的温度分布。它通过捕捉不同温度物体发出的...
+49
Anlogic-安路
1
3
分享
ICMaker
2年前更新
157次阅读
关注
串口的RTS和DTR是什么?QT如何控制
一、串口的RTS和DTR是什么?RS-232C接口定义(DB9)1 载波检测 DCD(Data Carrier Detect)2 接收数据 RXD(Received Data)3 发送...
+2
Anlogic-安路
1
回复
分享
ii1397
1年前更新
281次阅读
关注
Cadence Allegro PCB设计88问解析(二十九) 之 Allegro中泪滴的使用
通常添加泪滴的目的是:在一些接插器件或者大焊盘的时候,增强信号线与焊盘之间的连接强度,提高可靠性;二是为了保持高速信号的...
+2
PCB设计
1
回复
分享
Zedddd
1年前发布
136次阅读
关注
AXI4总线互联模块源码
最近写了个支持在多家公司器件平台上使用的AXI4_INTERCONENCT模块,支持功能:可自定义ID、数据和地址位宽度它支持地址空间的仲裁索引它支持跨时钟域转换它支持数据位宽转换顶层文件axi_interconnect.v支持软件生成配置缺陷:当前版本不支持乱序爆发。cache、lo...
FPGA开源项目
1
3
分享
hfhan
12个月前更新
64次阅读
关注
使用LiteX快速创建FPGA SoC工程(5)
本节介绍Platform类在LiteX中的定义,继承关系如下:为某个自定义的板卡创建一个自定义的Platform时,其继承关系如下(以Xilinx7...
LiteX
1
回复
分享
chipdebug
4年前更新
63次阅读
关注
PCIe扫盲——Flow Control基础(二)
PCIe
在任何事务层包(TLP)发送之前,PCIe总线必须要先完成Flow Control初始化。当物理层完成链路初始化后,便会将LinkUp信号变为有...
+6
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
71次阅读
关注
PCIe扫盲——Quality of Service简介
PCIe
前面的文章中介绍过,为了保证视频、音频等数据得到优先传输,PCIe总线实现了一种叫做Quality of Service(QoS)的机制。QoS可以...
+1
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
55次阅读
关注
PCIe扫盲——DLLP(数据链路层包)详解
PCIe
首先说明一下,在本次连载的博文中,DLLP一般指的是由发送端的数据链路层发送,接收端的数据链路层接收的数据包,其和事务层(Tr...
+6
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
92次阅读
关注
PCIe扫盲——Ack/Nak 机制详解(一)
PCIe
前面在数据链路层入门的文章中简单地提到过Ack/Nak机制的原理和作用,接下来的两篇文章中将对Ack/Nak机制进行详细地介绍。
Ack/N...
+8
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
61次阅读
关注
PCIe扫盲——Ack/Nak 机制详解(二)
PCIe
这一篇文章来简单地分析几个Ack/Nak机制的例子。
Example 1. Example of Ack
Step1 设备A准备依次向设备B发送5个TLP,其对...
+1
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
59次阅读
关注
PCIe扫盲——物理层逻辑部分基础(一)
PCIe
首先,回顾一下,之前看了很多遍的PCIe的Layer结构图:PCIe中的物理层主要完成编解码(8b/10b for Gen1&Gen2,128b/130b...
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
66次阅读
关注
PCIe扫盲——物理层逻辑部分基础(二)
PCIe
上一篇文章中提到了Mux会对来自数据链路层的数据(TLP&DLLP)插入一些控制字符,如下图所示。当然,这些控制字符只用于物理...
+7
FPGA常见问题
评分
回复
分享
chipdebug
4年前更新
50次阅读
关注
PCIe扫盲——物理层逻辑部分基础(三)
PCIe
这一篇文章来继续聊一聊接收端物理层逻辑子层的实现细节。回顾一下之前的那张图片:
其中的一个Lane的具体逻辑如下图所示:
其中...
+2
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
53次阅读
关注
PCIe扫盲——链路初始化与训练基础(一)
PCIe
PCIe总线中的链路初始化与训练(Link Initialization & Training)是一种完全由硬件实现的功能,处于PCIe体系结构中的物理层...
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
38次阅读
关注
PCIe扫盲——链路初始化与训练基础(二)
PCIe
前面的文章中提到过,Ordered Sets分别有以下几种:TS1 and TS2 Ordered Set (TS1OS/TS2OS)、Electrical Idle Ordered Set (EIOS...
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
149次阅读
关注
PCIe扫盲——链路初始化与训练基础(三)之LTSSM
PCIe
这一篇文章来简单地介绍一下链路训练状态机(Link Training and Status State Machine,LTSSM),并简要地介绍各个状态的作用和...
+6
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
62次阅读
关注
PCIe扫盲——物理层电气部分基础(一)
PCIe
之所以把物理层电气部分的文章放在链路初始化与训练文章的后面,是因为这一部分涉及到一些相关的概念,如Beacon Signal、LTSSM等...
+4
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
51次阅读
关注
PCIe扫盲——物理层电气部分基础(二)之De-emphasis
PCIe
这一篇文章中,我们主要来聊一聊PCIe中的信号补偿技术(Signal Compensation)——De-emphasis。需要注意的是,Gen1&Gen2与G...
+2
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
77次阅读
关注
PCIe扫盲——Lattice ECP3/ECP5 SerDes简介
PCIe
FPGA发展到今天,SerDes (Serializer - Deserializer) 基本上是标配了。从PCI到PCI Express,从ATA到SATA,从并行ADC接口到JESD2...
+5
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
30次阅读
关注
PCIe扫盲——PCIe错误定义与分类
PCIe
前面的文章提到过,PCI总线中定义两个边带信号(PERR#和SERR#)来处理总线错误。其中PERR#主要对应的是普通数据奇偶校检错误(Pa...
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
47次阅读
关注
PCIe扫盲——PCIe错误检测机制
PCIe
PCIe总线错误检测囊括了链路(Link)上的错误以及包传递过程中的错误,如下图所示。用户设计的应用程序层中的错误不属于链路传输...
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
277次阅读
关注
PCIe扫盲——PCIe错误源详解(一)
PCIe
这篇文章来详细地分析一下各种错误源的产生原理,由于内容较多,因此分为两篇文章。第一篇介绍一下ECRC校检错误和Data Poisoning...
FPGA CPLD资料源码分享
评分
回复
分享
chipdebug
4年前更新
81次阅读
关注
PCIe扫盲——PCIe错误源详解(二)
PCIe
这篇文章主要介绍事务(Transaction)错误、链路流量控制(Link Flow Control)相关的错误、异常的TLP(Malformed TLP)以及...
FPGA CPLD资料源码分享
评分
回复
分享
上一页
1
…
6
7
8
9
10
…
1068
下一页
跳转
HI!请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则