
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。

Vivado时间 – 消除时钟悲观:理解,计算1

Versal GTY 仿真:初始化、复位和速率变更7

手把手Vivado全流程使用95

Xilinx ZYNQ FPGA架构简介45

FPGA时序约束理论篇之时钟周期约束10

FPGA时序约束理论篇之建立保持时间2

FPGA时序约束理论篇之时序路径与时序模型7

FPGA时序约束之Tcl命令的对象及属性6

FPGA时序约束实战篇之主时钟约束3

FPGA时序约束实战篇之梳理时钟树3

生成Verilog HDL例化模板2

FPGA时序约束理论篇之两种时序例外17

FPGA时序约束理论篇之xdc约束优先级

FPGA时序约束理论篇之IO约束3

FPGA时序约束实战篇之伪路径约束2

FPGA时序约束实战篇之多周期路径约束2

FPGA时序约束实战篇之延迟约束2

FPGA时序约束之Vivado辅助工具4

为什么Xilinx推荐的FPGA工程中使用XPM?4

Vivado中模块封装成edif和dcp2


Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
帖子
1.1W+
互动
399
阅读
23.9W+
搜索