SOC FPGA论坛首页-ChipDebug-第8页

SOC FPGA论坛首页-ChipDebug-第8页

等级-LV1-ChipDebug

1年前更新149次阅读

AD 差分线规则设置 – MyBooks – 博客园

首先在原理图中将差分线对用差分符号进行标记，place -> Directives ->Differerntial Pair，放置在差分线上，
注意网络命...

AD 差分线规则设置 - MyBooks - 博客园-ChipDebug

AD 差分线规则设置 - MyBooks - 博客园-ChipDebug

AD 差分线规则设置 - MyBooks - 博客园-ChipDebug

+22

AD 差分线规则设置 - MyBooks - 博客园-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新816次阅读

Allegro 中层叠结构菜单说明, plane和conduct区别

1.执行Setup-Cross-section命令，如图所示**Subclass Name：**是该层的名称，可以按照自己的需要来填写。**Type ：**选择该层的...

Allegro 中层叠结构菜单说明, plane和conduct区别-ChipDebug

Allegro 中层叠结构菜单说明, plane和conduct区别-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新52次阅读

刘小同学常谈之为什么不建议晶振放在板边

为什么不建议晶振放在板边
辐射原理：从PCB布局可以看出，如果晶体正好布置在了PCB边缘，当产品放置与辐射发射的测试环境中时，...

刘小同学常谈之为什么不建议晶振放在板边-ChipDebug

刘小同学常谈之为什么不建议晶振放在板边-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新68次阅读

刘小同学常谈之参考平面对于layout影响

我们常说的layout走线需要参考平面，是地平面还是电源平面或者其他，是完整还是不完整，有何影响，以下小小的仿真演示一下：
1....

刘小同学常谈之参考平面对于layout影响-ChipDebug

刘小同学常谈之参考平面对于layout影响-ChipDebug

刘小同学常谈之参考平面对于layout影响-ChipDebug

+5

刘小同学常谈之参考平面对于layout影响-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新262次阅读

信号完整性之Cadence Sigrity 回路电感仿真操作流程

今天和大家分享的是Optimize PI仿真操作流程，主要是介绍回路电感的提取。
Optimize PI 是Sigrity公司专门针对电源网络目标优化...

信号完整性之Cadence Sigrity 回路电感仿真操作流程-ChipDebug

信号完整性之Cadence Sigrity 回路电感仿真操作流程-ChipDebug

信号完整性之Cadence Sigrity 回路电感仿真操作流程-ChipDebug

+6

信号完整性之Cadence Sigrity 回路电感仿真操作流程-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新387次阅读

信号完整性之Cadence Sigrity TDR仿真操作流程

今天和大家分享一下Cadence Sigrity TDR仿真操作流程，下面一起享受仿真的乐趣吧：
1. 打开SPEED2000，在Mode中选择TDR/TDT Mode...

信号完整性之Cadence Sigrity TDR仿真操作流程-ChipDebug

信号完整性之Cadence Sigrity TDR仿真操作流程-ChipDebug

信号完整性之Cadence Sigrity TDR仿真操作流程-ChipDebug

+22

信号完整性之Cadence Sigrity TDR仿真操作流程-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新575次阅读

电源完整性之Cadence Sigrity Power SI_AC阻抗仿真

之前和大家分享过电源完整性之仿真设计原理链接: [link](https://blog.csdn.net/weixin_41808082/article/details/117065140?spm...

电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-ChipDebug

电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-ChipDebug

电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-ChipDebug

+9

电源完整性之Cadence Sigrity Power SI_AC阻抗仿真-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新67次阅读

信号完整性之串扰（四）

一、串扰的概念
串扰是两条信号线之间的耦合、信号之间的互感和互容引起的。当信号在传输线上传播时，相邻信号线之间由于电磁场...

信号完整性之串扰（四）-ChipDebug

信号完整性之串扰（四）-ChipDebug

信号完整性之串扰（四）-ChipDebug

+2

信号完整性之串扰（四）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新148次阅读

浅谈—IBIS入门理解

1.IBIS简介
IBIS(Input/Output Buffer Information Specification)：输入输出缓冲器，是一个行为级模型，描述的是电压与电流、电...

浅谈—IBIS入门理解-ChipDebug

浅谈—IBIS入门理解-ChipDebug

浅谈—IBIS入门理解-ChipDebug

+2

浅谈—IBIS入门理解-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新46次阅读

信号完整性之浅谈理解（七）

之前和大家分享过一些信号完整性的东西，包括串扰、阻抗、S参数等，这些可能相对的独立，每个都是基本的概念。那如果我们分析信...

信号完整性之浅谈理解（七）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新37次阅读

电源完整性之同步开关噪声SSN

造成电源完整性的问题有很多，之前也和大家分享过一些。但这些问题都不是独立的，他们之间的原理是互通，可能解决了这个问题另外一个问题就解决了。今天和大家一起简单分享关于同步开关噪声SSN的理解
1.同步开关噪声定义
同步开关噪声Simultaneous Switch Noi...

评分

等级-LV1-ChipDebug

1年前更新570次阅读

电源完整性之Cadence Sigrity Power DC_IR_Drop仿真

之前和大家分享过电源完整性之仿真设计原理链接: link.今天接着上一篇文章总结一下电源直流压降的的仿真操作流程及一些simulatio...

电源完整性之Cadence Sigrity Power DC_IR_Drop仿真-ChipDebug

电源完整性之Cadence Sigrity Power DC_IR_Drop仿真-ChipDebug

电源完整性之Cadence Sigrity Power DC_IR_Drop仿真-ChipDebug

+17

电源完整性之Cadence Sigrity Power DC_IR_Drop仿真-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新312次阅读

信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真（四）

今天给大家分享一个仿真的操作流程，是关于Cadence Sigrity SPEED2000的时域波形仿真和眼图仿真。我们会经常看见硬件工程师调试...

信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真（四）-ChipDebug

信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真（四）-ChipDebug

信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真（四）-ChipDebug

+11

信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真（四）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新234次阅读

信号完整性之串扰仿真（一）

一、串扰仿真
以下Ansys SIwave 和Cadence Sigrity的串扰仿真操作流程，Cadence Sigrity 用到的组件是Power SI 和SPEED2000。可...

信号完整性之串扰仿真（一）-ChipDebug

信号完整性之串扰仿真（一）-ChipDebug

信号完整性之串扰仿真（一）-ChipDebug

+10

信号完整性之串扰仿真（一）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新95次阅读

信号完整性之串扰仿真（二）

一、串扰仿真（二）
上一文章是本人简单总结了Ansys SIwave 的串扰仿真操作流程，今天给大家分享一下Cadence Sigrity 的SPEED200...

信号完整性之串扰仿真（二）-ChipDebug

信号完整性之串扰仿真（二）-ChipDebug

信号完整性之串扰仿真（二）-ChipDebug

+11

信号完整性之串扰仿真（二）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新247次阅读

信号完整性之S参数（六）

一、S参数简介
S参数对于仿真和信号完整性来说，可能是基础的仿真流程和知识。大家可能听过S参数、Z参数、Y参数等。S参数称为散...

信号完整性之S参数（六）-ChipDebug

信号完整性之S参数（六）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新935次阅读

信号完整性之Cadence Sigrity Power SI_S参数提取（三）

上篇文章和大家分享了S参数的一些基本定义，今天share一下S参数提取的仿真操作流程。今天介绍的是Cadence Sigrity下面的Power SI...

信号完整性之Cadence Sigrity Power SI_S参数提取（三）-ChipDebug

信号完整性之Cadence Sigrity Power SI_S参数提取（三）-ChipDebug

信号完整性之Cadence Sigrity Power SI_S参数提取（三）-ChipDebug

+18

信号完整性之Cadence Sigrity Power SI_S参数提取（三）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新326次阅读

信号完整性之Ansys SIwave_S参数提取（四）

接着上一章的信号完整性之Cadence Sigrity Power SI_S参数提取（三），今天总结一下Ansys SIwave的S参数提取，顺便看一下两个不...

信号完整性之Ansys SIwave_S参数提取（四）-ChipDebug

信号完整性之Ansys SIwave_S参数提取（四）-ChipDebug

信号完整性之Ansys SIwave_S参数提取（四）-ChipDebug

+2

信号完整性之Ansys SIwave_S参数提取（四）-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新82次阅读

电源完整性之仿真设计原理

电源完整性（Power Integrity），简称为PI，也就是大家平常听说的PI。PCB板上的电源设计也是非常重要的，不当的设计也会引起很重...

电源完整性之仿真设计原理-ChipDebug

电源完整性之仿真设计原理-ChipDebug

电源完整性之仿真设计原理-ChipDebug

+1

电源完整性之仿真设计原理-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新107次阅读

allegro设置快捷键

allegro设置快捷键一、快捷键设置二、env文件在哪里？三、加入自己设置的快捷方式F1 is normally reserved by the system for He...

allegro设置快捷键-ChipDebug

allegro设置快捷键-ChipDebug

allegro设置快捷键-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新59次阅读

PCB设计之散热

对于电子设备来说，工作时都会产生一定的热量，从而使设备内部温度迅速上升，如果不及时将该热量散发出去，设备就会持续的升温，...

PCB设计之散热-ChipDebug

PCB设计之散热-ChipDebug

PCB设计之散热-ChipDebug

+6

PCB设计之散热-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新34次阅读

CRC算法原理与实现09——C语言计算任意CRC

转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...

CRC算法原理与实现09——C语言计算任意CRC-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新807次阅读

CRC算法原理与实现05——并行计算公式推导

转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...

CRC算法原理与实现05——并行计算公式推导-ChipDebug

CRC算法原理与实现05——并行计算公式推导-ChipDebug

CRC算法原理与实现05——并行计算公式推导-ChipDebug

+63

CRC算法原理与实现05——并行计算公式推导-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新75次阅读

CRC算法原理与实现08——Verilog多步计算任意CRC

转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...

CRC算法原理与实现08——Verilog多步计算任意CRC-ChipDebug

CRC算法原理与实现08——Verilog多步计算任意CRC-ChipDebug

CRC算法原理与实现08——Verilog多步计算任意CRC-ChipDebug

+11

CRC算法原理与实现08——Verilog多步计算任意CRC-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新261次阅读

CRC算法原理与实现07——Verilog单步计算任意CRC

转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...

CRC算法原理与实现07——Verilog单步计算任意CRC-ChipDebug

CRC算法原理与实现07——Verilog单步计算任意CRC-ChipDebug

CRC算法原理与实现07——Verilog单步计算任意CRC-ChipDebug

+15

CRC算法原理与实现07——Verilog单步计算任意CRC-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新75次阅读

CRC算法原理与实现06——自编Python计算任意CRC

转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...

CRC算法原理与实现06——自编Python计算任意CRC-ChipDebug

CRC算法原理与实现06——自编Python计算任意CRC-ChipDebug

CRC算法原理与实现06——自编Python计算任意CRC-ChipDebug

+1

CRC算法原理与实现06——自编Python计算任意CRC-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新69次阅读

CRC算法原理与实现04——软硬件实现方法简介

转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...

CRC算法原理与实现04——软硬件实现方法简介-ChipDebug

CRC算法原理与实现04——软硬件实现方法简介-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新258次阅读

CRC算法原理与实现03——参数说明、计算步骤与应用场景

转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...

CRC算法原理与实现03——参数说明、计算步骤与应用场景-ChipDebug

CRC算法原理与实现03——参数说明、计算步骤与应用场景-ChipDebug

CRC算法原理与实现03——参数说明、计算步骤与应用场景-ChipDebug

+5

CRC算法原理与实现03——参数说明、计算步骤与应用场景-ChipDebug

评分

等级-LV3-ChipDebug

1年前更新41次阅读

MLX90640红外热成像色卡颜色转换-调试记录

效果展示彩虹黑铁灰白聚变发光色卡数组const uint8_t colormap_rainbow[256*3] = {1, 3, 74, 0, 3, 74, 0, 3, 75, 0, 3, 75, 0, ...

MLX90640红外热成像色卡颜色转换-调试记录-ChipDebug

MLX90640红外热成像色卡颜色转换-调试记录-ChipDebug

MLX90640红外热成像色卡颜色转换-调试记录-ChipDebug

+14

MLX90640红外热成像色卡颜色转换-调试记录-ChipDebug

评分

等级-LV1-ChipDebug

1年前更新166次阅读

Verilog语法解析——位宽截断补齐机制与十进制数的表示方法

前言
之前写过一个Verilog功能模块——符号位扩展，功能是将位宽小的有符号数赋值给位宽大的有符号数，保证数值不变。后来我发现...

Verilog语法解析——位宽截断补齐机制与十进制数的表示方法-ChipDebug

Verilog语法解析——位宽截断补齐机制与十进制数的表示方法-ChipDebug

Verilog语法解析——位宽截断补齐机制与十进制数的表示方法-ChipDebug

+7

Verilog语法解析——位宽截断补齐机制与十进制数的表示方法-ChipDebug

评分

上一页 1…6 789 10…1068 下一页跳转