SOC FPGA论坛首页-ChipDebug-第10页

SOC FPGA论坛首页-ChipDebug-第10页

等级-LV3-ChipDebug

7个月前更新100次阅读

verilog教程(1) —— verilog进行FPGA设计的基本概念

Verilog HDL 语言的描述层级Verilog HDL 语言描述能力综述使用 Verilog HDL 语言可以从 3 个描述级别的 5 个抽象层次等不同层次...

verilog教程(1) —— verilog进行FPGA设计的基本概念-ChipDebug

verilog教程(1) —— verilog进行FPGA设计的基本概念-ChipDebug

2

等级-LV3-ChipDebug

7个月前更新127次阅读

verilog教程(0) ——为什么PotatoPie的例程选择verilog而不是VHDL？

当前业界的硬件描述语言中主要有VHDL 和Verilog HDL还有SystemVerilog，FPGA和ASIC设计使用前两者居多，SystemVerilog用于ASIC的设计居多。Verilog HDL 语言在全球范围具有广泛的用户群，具有超过 80%的行业覆盖率。在美国，使用 Verilog HDL 进行设计的工程...

1

等级-LV1-ChipDebug

7个月前发布33次阅读

Modelsim仿真问题

modelsim的仿真中设置Yout的输出形式位Analog(Automatic)时出现Unable to retrive min/max values

FPGA常见问题

评分

等级-LV3-ChipDebug

7个月前更新133次阅读

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试

前面的教程中我们完成了基于 TD 软件工程的创建、 FPGA 代码的创建、 FPGA程序的下载，FPGA modelsim 的仿真调试，我们现在进行...

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试-ChipDebug

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试-ChipDebug

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试-ChipDebug

+26

PotatoPie V4.0 入门教程(7) 使用内部逻辑分析仪ChipWatcher进行FPGA调试-ChipDebug

评分

等级-LV3-ChipDebug

7个月前发布82次阅读

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装

从网盘下载串口驱动双击CH341SER.EXE，点击安装等待一会，即可完成安装。

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装-ChipDebug

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装-ChipDebug

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装-ChipDebug

+1

PotatoPie V4.0 入门教程(4)——USB转串口模块驱动安装-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新362次阅读

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真

为什么需要仿真？仿真有什么优势？在进行FPGA工程开发中，我们免不了需要验证功能是否正确,如果功能不正确就还需要进行调试，有...

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真-ChipDebug

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真-ChipDebug

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真-ChipDebug

+53

PotatoPie V4.0 入门教程(6) ——安路FPGA的modelsim 仿真-ChipDebug

2

等级-LV3-ChipDebug

7个月前更新240次阅读

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍

板载接口介绍左边的有JTAG标识的TypeC口是板载下载器板子上面部分的有UART标识的TypeC口就是USB转串口.上部的CAMERA标识的是摄像...

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

+6

PotatoPie V4.0 入门教程(1)——开发板硬件资源介绍-ChipDebug

-1

等级-LV3-ChipDebug

7个月前更新147次阅读

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍

在前面的文章 FPGA历史及原理简介中我们对FPGA的基本架构作了简单介绍.这里我们将较为详细地介绍EG4的架构,要学好FPGA,必须清...

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍-ChipDebug

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍-ChipDebug

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍-ChipDebug

+3

PotatoPie V4.0 入门教程(0)——安路EG4 FPGA架构介绍-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新89次阅读

FPGA历史及原理简介

前言讲述FPGA前，我们先讲讲当年中兴被制裁的问题。美国前总统特朗普曾经发布过一条禁令，由于中兴违反了美国的某个条例，禁止美...

FPGA历史及原理简介-ChipDebug

FPGA历史及原理简介-ChipDebug

FPGA历史及原理简介-ChipDebug

+19

FPGA历史及原理简介-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新5次阅读

verilog教程(1) —— Verilog语法简介

Verilog语法入门Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和...

verilog教程(1) —— Verilog语法简介-ChipDebug

verilog教程(1) —— Verilog语法简介-ChipDebug

verilog教程(1) —— Verilog语法简介-ChipDebug

+37

verilog教程(1) —— Verilog语法简介-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新22次阅读

Verilog概念介绍

使用 Verilog 的设计流程下图总结了 ASIC（即门阵列、标准单元）或 FPGA 的高级设计流程。在实际设计情况中，以下部分中描述的每...

Verilog概念介绍-ChipDebug

Verilog概念介绍-ChipDebug

Verilog概念介绍-ChipDebug

Verilog概念介绍-ChipDebug

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

22天前更新47次阅读

ERROR: Interface Designer constraint generation was not successful, will not proceed to efx_pnr… Running placement and routing flow fail,

Traceback (most recent call last):File "F:/efinity/scripts/efx_run_pt.py", line 59, in <module>import engineFile "F:/efinity/pt/binlengine.py",line 24,in <module>from PyQt5 import Qtwidgets, QtGui,QtCoreImportError: DLL load fai...

易灵思(Elitestek)

评分

XL_易灵思FPGA

等级-LV2-ChipDebug

7个月前发布96次阅读

精Debug Core UUID mismatch案例总结 – update2

Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。下面我们做一个总结。欢迎遇到案例时共同分享。一般...

Debug Core UUID mismatch案例总结 - update2-ChipDebug

Debug Core UUID mismatch案例总结 - update2-ChipDebug

Debug Core UUID mismatch案例总结 - update2-ChipDebug

+2

Debug Core UUID mismatch案例总结 - update2-ChipDebug

易灵思(Elitestek)

评分

等级-LV3-ChipDebug

7个月前更新267次阅读

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361上一教程讲完了SDRAM作为缓存HDMI显示，因为摄像头...

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

+2

PotatoPie 4.0 实验教程(18) —— FPGA实现OV5640摄像头采集以SDRAM作为显存进行HDMI输出显示-ChipDebug

0

XL_易灵思FPGA

等级-LV2-ChipDebug

7个月前发布9次阅读

[VA INTERNAL ERROR-1000]

[VA INTERNAL ERROR-1000] FILE C:/swtools/MinGW/msys/1.0/home/jenkins/workspace/BuildEfinity/rushc/customer/Efinix/src/util/EfxUtil.cpp at line 1162 0 != outNet ""错误原因：信号的输入输出方向定义反了。在应用中把输出定义成了输入input wire dou...

易灵思(Elitestek)

评分

等级-LV1-ChipDebug

7个月前更新30次阅读

已解决新项目的工程流程

您好，这里如果自己写代码，写好代码后改怎么操作呢？

新项目的工程流程-ChipDebug

评分

等级-LV3-ChipDebug

8个月前更新251次阅读

FPGA解码MIPI CSI（一）——D-PHY理解

参考文献《MIPIAlliance Specification for D-PHY》
《MIPI D-PHY Tutorial》
《Understanding and Performing MIPI®D-PHY Phys...

FPGA解码MIPI CSI（一）——D-PHY理解-ChipDebug

FPGA解码MIPI CSI（一）——D-PHY理解-ChipDebug

FPGA解码MIPI CSI（一）——D-PHY理解-ChipDebug

+19

FPGA解码MIPI CSI（一）——D-PHY理解-ChipDebug

5

等级-LV3-ChipDebug

8个月前发布15次阅读

时序优化之物理综合优化

所谓物理综合优化，其实是EDA功具自身去通过改变器件步局及布线来实现时序收敛，看上去好像比较方便，但实际其存在极大的局限性...

时序优化之物理综合优化-ChipDebug

评分

等级-LV3-ChipDebug

8个月前发布14次阅读

关于流水线延时公式的个人理解

不带反馈的组合逻辑展开成流水线结构的优点在很多文章中已经阐述，主要是提高系统的性能，主要的手法是插入寄存器暂存组合逻辑的...

关于流水线延时公式的个人理解-ChipDebug

关于流水线延时公式的个人理解-ChipDebug

关于流水线延时公式的个人理解-ChipDebug

关于流水线延时公式的个人理解-ChipDebug

评分

等级-LV3-ChipDebug

8个月前发布33次阅读

时钟抖动（clock jitter）和时钟偏移（clock skew）的定义，及其对时序的影响

参考链接：http://en.wikipedia.org/wiki/Clock_skew#Confusion_between_clock_skew_and_clock_jitterhttp://www.eetop.cn/blog/...

时钟抖动（*clock jitter*）和时钟偏移（*clock skew*）的定义，及其对时序的影响-ChipDebug

时钟抖动（*clock jitter*）和时钟偏移（*clock skew*）的定义，及其对时序的影响-ChipDebug

时钟抖动（*clock jitter*）和时钟偏移（*clock skew*）的定义，及其对时序的影响-ChipDebug

评分

等级-LV3-ChipDebug

8个月前更新65次阅读

在modesim中显示状态机变量参数名的两种方法及比较

对于VHDL，modelsim是直接支持的，对于verilog我们则需要动些小脑筯。我在网上搜罗了一下，主要包括以下两种方法：1.通过modelsi...

在modesim中显示状态机变量参数名的两种方法及比较-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新188次阅读

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361这个实验与上一个实验相比是加入了SDRAM，加入SDRA...

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(17) —— FPGA实现SDRAM作为显存进行HDMI输出显示-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新214次阅读

PotatoPie 4.0 实验教程(16) —— FPGA通过LVDS实现HDMI输出显示

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361概述HDMIHDMI(High Definition Multimedia Interfa...

PotatoPie 4.0 实验教程(16) —— FPGA通过LVDS实现HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(16) —— FPGA通过LVDS实现HDMI输出显示-ChipDebug

PotatoPie 4.0 实验教程(16) —— FPGA通过LVDS实现HDMI输出显示-ChipDebug

+8

PotatoPie 4.0 实验教程(16) —— FPGA通过LVDS实现HDMI输出显示-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新42次阅读

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动

1.实验说明1.1管脚说明本实验需要连接数码管模块，本实验以PotatoPie 3.0为例，PotatoPie 2.1只是绑定的管脚不一样请参考工程，...

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动-ChipDebug

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动-ChipDebug

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动-ChipDebug

+18

PotatoPie 4.0 实验教程(11) —— FPGA实现TM1637数码管显示模块驱动-ChipDebug

2

等级-LV3-ChipDebug

7个月前更新112次阅读

PotatoPie 4.0 实验教程(15) —— FPGA实现SDRAM作为SRAM进行读写

手机扫码链接直达https://item.taobao.com/item.htm?ft=t&id=776516984361环境描述同步动态随机存取内存（synchronous dynam...

PotatoPie 4.0 实验教程(15) —— FPGA实现SDRAM作为SRAM进行读写-ChipDebug

PotatoPie 4.0 实验教程(15) —— FPGA实现SDRAM作为SRAM进行读写-ChipDebug

PotatoPie 4.0 实验教程(15) —— FPGA实现SDRAM作为SRAM进行读写-ChipDebug

PotatoPie 4.0 实验教程(15) —— FPGA实现SDRAM作为SRAM进行读写-ChipDebug

评分

等级-LV3-ChipDebug

4个月前更新184次阅读

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信

1.实验说明在上位机中通过串口调试助手向 PotatoPie 开发板中发送串口数据，开发板将接收到的数据发送给上位机，完成数据的回环...

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信-ChipDebug

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信-ChipDebug

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信-ChipDebug

+10

PotatoPie 4.0 实验教程(14) —— FPGA实现UART串口通信-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新23次阅读

PotatoPie 4.0 实验教程(13) —— FPGA与PCF8563通讯实现数字时钟

本实验主要用于演示FPGA读取RTC芯片PCF8563的时间信息。1.实验说明1.1引脚说明set_pin_assignment { sys_clk } { LOCATION = P11...

PotatoPie 4.0 实验教程(13) —— FPGA与PCF8563通讯实现数字时钟-ChipDebug

PotatoPie 4.0 实验教程(13) —— FPGA与PCF8563通讯实现数字时钟-ChipDebug

PotatoPie 4.0 实验教程(13) —— FPGA与PCF8563通讯实现数字时钟-ChipDebug

+15

PotatoPie 4.0 实验教程(13) —— FPGA与PCF8563通讯实现数字时钟-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新68次阅读

PotatoPie 4.0 实验教程(12) —— FPGA驱动ST7735 SPI LCD显示模块

1.实验说明1.1 管脚说明set_pin_assignment { clk_ref } { LOCATION = P11; IOSTANDARD = LVCMOS33; }
set_pin_assignment { lcd...

PotatoPie 4.0 实验教程(12) —— FPGA驱动ST7735 SPI LCD显示模块-ChipDebug

PotatoPie 4.0 实验教程(12) —— FPGA驱动ST7735 SPI LCD显示模块-ChipDebug

PotatoPie 4.0 实验教程(12) —— FPGA驱动ST7735 SPI LCD显示模块-ChipDebug

+8

PotatoPie 4.0 实验教程(12) —— FPGA驱动ST7735 SPI LCD显示模块-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新110次阅读

PotatoPie 4.0 实验教程(9)——FPGA LVDS通信测试例程

LVDS 通信测试实现功能概括：实现 PotatoPie板 LVDS 数据回环。功能说明：使用 PotatoPie开发板进行了数据的 LVDS 回环通...

PotatoPie 4.0 实验教程(9)——FPGA LVDS通信测试例程-ChipDebug

PotatoPie 4.0 实验教程(9)——FPGA LVDS通信测试例程-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新121次阅读

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现

功能概括：实现对 FPGA 芯片内部 DSP 乘法器功能的验证。功能说明：将多种不同符号的乘数送入例化后的 DSP IP 核，通过...

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现-ChipDebug

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现-ChipDebug

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现-ChipDebug

+2

PotatoPie 4.0 实验教程(8)——FPGA芯片内置DSP乘法器实现-ChipDebug

评分

上一页 1…8 91011 12…1056 下一页跳转