SOC FPGA论坛首页-ChipDebug-第9页

SOC FPGA论坛首页-ChipDebug-第9页

等级-LV2-ChipDebug

7个月前更新77次阅读

Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装（Footprint）

一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装，在我们导入原理图网表，PCB的封装是必不可...

Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装（Footprint）-ChipDebug

Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装（Footprint）-ChipDebug

Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装（Footprint）-ChipDebug

+3

Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装（Footprint）-ChipDebug

评分

等级-LV2-ChipDebug

7个月前更新121次阅读

Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置（一）

一个学习信号完整性仿真的layout工程师布局是PCB设计中比较重要的一步，一个好的布局，不仅看起来美观而且也方便后期的走线，避...

Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置（一）-ChipDebug

Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置（一）-ChipDebug

Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置（一）-ChipDebug

+3

Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置（一）-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新69次阅读

Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置

在PCB投板之前，经常会进行丝印调整。当然有的单板设计，比如手机这种高密度单板是没有丝印的。但是在绝多数的PCB上是添加丝印的...

Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置-ChipDebug

Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置-ChipDebug

Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置-ChipDebug

+1

Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新724次阅读

Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置

我们在进行layout设计时，进行会遇到差分信号的layout，像USB和HDMI等，是需要控制阻抗的，那么我们在走线的时候，也需要从电器...

Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置-ChipDebug

Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置-ChipDebug

Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置-ChipDebug

+6

Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新60次阅读

Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘

上一篇文章和大家分享了关于铜皮shape的一些基本操作。我们进行铺铜是为了连接网络(焊盘、过孔等)，一般都是GND或者电源网络。Sh...

Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘-ChipDebug

Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘-ChipDebug

Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘-ChipDebug

+3

Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新193次阅读

Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)

上次和大家分享了Allegro中替换过孔的操作，在PCB的设计中，除了走线和过孔，还有一个重要的命令就是shape。Shape也就是我们说的...

Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)-ChipDebug

Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)-ChipDebug

Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)-ChipDebug

+2

Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新26次阅读

Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型

当我们在进行PCB设计，最常用的两种命令就是走线（Add connect）和打孔（Add via）。通过这两个命令进行layout换层。其中在打孔...

Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型-ChipDebug

Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型-ChipDebug

Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型-ChipDebug

+2

Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新65次阅读

Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法

大家在进行Layout设计时，最重要就是导入网表，放入元器件，然后进行走线。那其中的元器件就是今天和大家分享的一点，不管是阻容...

Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法-ChipDebug

Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法-ChipDebug

Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法-ChipDebug

+3

Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新18次阅读

Cadence Allegro PCB设计88问解析(十三) 之 Allegro中artwork层的建立

作为layout工程师，我们经常接触到的是PCB文件，用Cadence设计的是.brd文件。但是我们发给板厂的都是gerber文件。这就涉及到在我...

Cadence Allegro PCB设计88问解析(十三) 之 Allegro中artwork层的建立-ChipDebug

Cadence Allegro PCB设计88问解析(十三) 之 Allegro中artwork层的建立-ChipDebug

Cadence Allegro PCB设计88问解析(十三) 之 Allegro中artwork层的建立-ChipDebug

+7

Cadence Allegro PCB设计88问解析(十三) 之 Allegro中artwork层的建立-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新41次阅读

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置

在Allegro 的PCB设计中是有不同的单位显示，最常用的两种就是毫米（mm）和米尔（mil），两者的换算公式为：1mm=39.37mil，1mil=...

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置-ChipDebug

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置-ChipDebug

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置-ChipDebug

+2

Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新5次阅读

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置

大家在设计图纸或者编辑文档时，最常点击的应该就是保存图标了。谁也不想因为软件闪退、电脑断电等情况，我们的劳动成果就白白的...

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置-ChipDebug

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置-ChipDebug

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置-ChipDebug

Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新22次阅读

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示

我们在刚开始接触Allegro画图时，初始化都应该是大的十字光标，看上去很炫酷。画起图来也很方便摆放元器件。但是在有的时候，比...

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示-ChipDebug

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示-ChipDebug

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示-ChipDebug

Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新132次阅读

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加

今天整理下PCB封装的3D 模型添加，此步骤并不是所有的公司使用，因为我们平常给器件添加一个实际的高度，就已经OK了。只不过我们...

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加-ChipDebug

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加-ChipDebug

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加-ChipDebug

+6

Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新234次阅读

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置

我们在平常的PCB设计中，经常会接触到飞线这个概念，今天和大家简单整里一下关于飞线的设置。因为在刚开始画PCB时，看到别人的设...

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置-ChipDebug

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置-ChipDebug

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置-ChipDebug

+3

Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新29次阅读

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD

在项目的设计过程中会经常增加或者减少器件，到最后，图中的元件位号通常都不连续，这样很不利于调试，而且位号经常会变成多位，...

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD-ChipDebug

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD-ChipDebug

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD-ChipDebug

+7

Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新56次阅读

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置

在我们的进行layout设计时，尤其是在一些差分走线上，经常会遇到串联电阻或者电容的情况，可能在信号速率不高或者spec要求不严格...

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置-ChipDebug

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置-ChipDebug

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置-ChipDebug

+6

Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新47次阅读

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出

在进行PCB设计时，需要考虑结构要求，其要求就会体现在结构文件中。一般Allegro软件的结构文件为DXF。DXF文件中包含PCB板外形，...

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出-ChipDebug

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出-ChipDebug

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出-ChipDebug

+2

Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新61次阅读

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置

Cadence Allegro是一款功能比较强大的软件，相比较其他的PCB设计软件来说，界面交互比较友好。其中的快捷键设置就是比较强大，我...

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置-ChipDebug

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置-ChipDebug

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置-ChipDebug

Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新166次阅读

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互

作为layout工程师，首先的输入条件就是原理图，也就是常说的(原理图导出网表文件)网表文件，有硬件工程师会直接把网表发给我们，...

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互-ChipDebug

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互-ChipDebug

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互-ChipDebug

+6

Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新156次阅读

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)

因为每个人的习惯不同，所以在平常的设计中查看的光绘层是不同的，有助于自己快速的layout。但是在每次拿到别人的板子去改版或者...

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)-ChipDebug

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)-ChipDebug

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)-ChipDebug

+5

Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新16次阅读

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建

在刚开始接触PCB设计时，使用的是Allegro软件。在进行第一个板子设计时就遇到了这个布局的问题。导入网表之后，发现有好多的模块...

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建-ChipDebug

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建-ChipDebug

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建-ChipDebug

+4

Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新143次阅读

Cadence Allegro 软件使用技巧_导入导出DXF

Allegro中导入导入导出DXF简介：
一． Allegro导入DXF文件：
在进行PCB设计时，需要考虑结构要求，其要求就会体现在结构文件中。...

Cadence Allegro 软件使用技巧_导入导出DXF-ChipDebug

Cadence Allegro 软件使用技巧_导入导出DXF-ChipDebug

Cadence Allegro 软件使用技巧_导入导出DXF-ChipDebug

+2

Cadence Allegro 软件使用技巧_导入导出DXF-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新129次阅读

Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法

1.若图形是闭合的，则可以直接用Z-Copy命令绘制，若图形不是闭合的，需要先利用Shape-Compose Shape命令将线段合成为一个完整闭...

Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法-ChipDebug

Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法-ChipDebug

Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新113次阅读

Cadence Allegro如何快速对齐器件

Cadence Allegro如何快速对齐器件PCB设计过程中有一个环节是器件布局，器件的布局不但考虑电路的连通性，同时也考虑美观性，艺术...

Cadence Allegro如何快速对齐器件-ChipDebug

Cadence Allegro如何快速对齐器件-ChipDebug

Cadence Allegro如何快速对齐器件-ChipDebug

Cadence Allegro如何快速对齐器件-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新28次阅读

Cadence Allegro PCB中误删封装丝印如何恢复

今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中，有些时候由于误操作删除了元件封...

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

Cadence Allegro PCB中误删封装丝印如何恢复-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新42次阅读

allegro怎么让原理图和PCB交互布线

问题描述：在使用allegro对原理图进行PCB设计时，有时为了查找元器件方便，等等其它原因，我们可以设置原理图和PCB交互布线。基...

allegro怎么让原理图和PCB交互布线-ChipDebug

allegro怎么让原理图和PCB交互布线-ChipDebug

allegro怎么让原理图和PCB交互布线-ChipDebug

+5

allegro怎么让原理图和PCB交互布线-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新89次阅读

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面

最近看到关于Anti Etch的设置，因为本人之前在layout设计是使用过这个命令。后来去到别的公司就不用了，从网上看到说这个命令是...

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面-ChipDebug

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面-ChipDebug

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面-ChipDebug

+2

Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新13次阅读

Cadence Allegro如何设置差分对

PCB布线中，有着许多需要注意的点，比如：1.高频时钟线需要蛇形走线2.有些信号线需要设置差分对，差分走线今天就来说一说如何在P...

Cadence Allegro如何设置差分对-ChipDebug

Cadence Allegro如何设置差分对-ChipDebug

Cadence Allegro如何设置差分对-ChipDebug

+1

Cadence Allegro如何设置差分对-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新73次阅读

orCAD下绘制差分对方法推荐

本次推荐一种在orCAD下绘制差分对方法，差分对的优点有很多，尤其对“时序有要求的信号对”作用更为明显，但在“原理图环境”下...

orCAD下绘制差分对方法推荐-ChipDebug

orCAD下绘制差分对方法推荐-ChipDebug

orCAD下绘制差分对方法推荐-ChipDebug

+13

orCAD下绘制差分对方法推荐-ChipDebug

评分

等级-LV3-ChipDebug

7个月前更新52次阅读

Cadence OrCAD：Net Group 使用

Cadence OrCAD：Net Group 使用软件版本：16.6-S062，装过一个Hotfix，因为早期版本中文显示有重叠的问题。先看一个从来没用过的...

Cadence OrCAD：Net Group 使用-ChipDebug

Cadence OrCAD：Net Group 使用-ChipDebug

Cadence OrCAD：Net Group 使用-ChipDebug

+5

Cadence OrCAD：Net Group 使用-ChipDebug

评分

上一页 1…7 8910 11…1066 下一页跳转