SOC FPGA论坛首页-ChipDebug-第38页

SOC FPGA论坛首页-ChipDebug-第38页

等级-LV1-ChipDebug

3年前更新57次阅读

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？

“ 介绍代码规范的时候，反复强调不能出现组合逻辑环，具体就是组合逻辑所有的else语句要写全，case语句也要写全，但组合逻辑环...

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？-ChipDebug

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？-ChipDebug

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？-ChipDebug

+2

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前更新53次阅读

国外数字FPGA设计书籍免费分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3年前更新9次阅读

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？

随着企业运营的节奏日益加快，人们对快速响应的期望日益提升，决策逐渐从数据中心转向网络边缘。无论是要尽量保障繁忙...

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

+5

白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新35次阅读

Lattice推出了基于超低功耗FPGA up5k （iphone手机上曾用）的TinyML开发平台的开源方案

Lattice推出了基于超低功耗（iphone手机上曾用的up5k）FPGA的TinyML开发平台，并且开源了声音和人脸识别的开源方案。视觉、...

Lattice推出了基于超低功耗FPGA up5k （iphone手机上曾用）的TinyML开发平台的开源方案-ChipDebug

Lattice推出了基于超低功耗FPGA up5k （iphone手机上曾用）的TinyML开发平台的开源方案-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新12次阅读

FPGA流控的一种方式——计算在途数量

最近在项目中遇到一个反压的问题，简化下模型如下图所示。A模块给其他逻辑发送数据，其他逻辑会返回一定量的数据给B模块,且B模块...

FPGA流控的一种方式——计算在途数量-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新21次阅读

【FPGA】高速信号处理中的片外信号输入输出静态时序分析

之前做的一个超宽带非均匀采样系统中遇到的一些问题，虽然本文所述方法并未实际用到并解决遇到的问题，但也是给了很大的启发和参...

【FPGA】高速信号处理中的片外信号输入输出静态时序分析-ChipDebug

【FPGA】高速信号处理中的片外信号输入输出静态时序分析-ChipDebug

【FPGA】高速信号处理中的片外信号输入输出静态时序分析-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新104次阅读

Xilinx 跨时钟域时序约束

在 Xilinx CDC 设计中，我们一般用到以下几种时序约束：set_clock_groups -asynchronousset_false_pathset_max_delay -datapath_onlyset_bus_skewset_clock_groups -asynchronous这个命令指定clock之间是异步关系，时序分析时会完全ignore这些clock之间的pat...

1

等级-LV1-ChipDebug

3年前更新6次阅读

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(11)

读赛灵思IP手册，HDMI 1.4/2.0 Receiver Subsystem v2.0 Product Guide，即HDMI接受器系统的手册。本期介绍此IP的设计步骤。P40D...

赛灵思的HDMI Receiver Subsystem 用户手册pg236翻译和学习(11)-ChipDebug

评分

等级-LV4-ChipDebug

2年前更新140次阅读

使用FPGA实现Sigma-Delta ADC 论文源码免费分享

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV1-ChipDebug

2年前更新392次阅读

两本FPGA自制CPU的书《CPU设计实战》《 CPU自制入门》分享

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

3年前更新10次阅读

FPGA需要跑多快？影响FPGA计算性能的几大因素

FPGA vs. ASIC专用芯片ASIC的开发流程是：设计、验证、流片、封装、测试；而FPGA已经是做好的芯片，所以不需要流片、封装、测试。这样，可以至少节省四个月的时间。另外ASIC还有可能多次流片才能成功，同步的软件开发也需要芯片做好才能完成大部分功能，这些...

FPGA新闻资讯

评分

等级-LV4-ChipDebug

3年前更新11次阅读

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现

内容简介
本书分为三篇，共七章。第1~3章为基础篇。第1章介绍EDA的基本概念和应用要素。第2章讲述Verilog HDL的基本结构、语法要...

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现-ChipDebug

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现-ChipDebug

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现-ChipDebug

+2

新书推荐 | 现代EDA技术及其应用——基于Intel FPGA && Verilog HDL的描述与实现-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新5次阅读

全新低功耗中端Avant FPGA平台市场注入新活力

“数十亿个由人工智能算法支持的互连传感器、设备和系统每天都在生成大量数据，这加速了对网络边缘智能的需求。这一趋势要求开发...

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

+4

全新低功耗中端Avant FPGA平台市场注入新活力-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新112次阅读

Xilinx FPGA到PC使用以太网实现信息数据传输

一、以太网简介与优势以太网(Ethernet)不同于互联网，是当今现有局域网采用的最通用的通信协议标准，该标准定义了在局域网中采用...

Xilinx FPGA到PC使用以太网实现信息数据传输-ChipDebug

Xilinx FPGA到PC使用以太网实现信息数据传输-ChipDebug

Xilinx FPGA到PC使用以太网实现信息数据传输-ChipDebug

评分

等级-LV1-ChipDebug

2年前更新107次阅读

雷达抗干扰FPGA实现（项目工程源代码免费下载）

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV2-ChipDebug

2年前更新56次阅读

【开源】竖亥：实测FPGA平台上HBM的惊人带宽！

该帖子部分内容已隐藏

FPGA开源项目

评分

等级-LV1-ChipDebug

3年前更新12次阅读

几组实用FPGA原理设计图

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它...

几组实用FPGA原理设计图-ChipDebug

几组实用FPGA原理设计图-ChipDebug

几组实用FPGA原理设计图-ChipDebug

+1

几组实用FPGA原理设计图-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新7次阅读

实现测试测量突破性创新，采用ASIC还是FPGA？

作者: Michael Seaholm, 泰克科技公司高性能示波器产品经理
技术改良一直走在行业进步的前沿，但世纪之交以来，随着科技进步明显...

实现测试测量突破性创新，采用ASIC还是FPGA？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新11次阅读

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术

串行RapidIO针对高性能嵌入式系统芯片间和板间互连而设计，它将是未来十几年中嵌入式系统互连的最佳选择。本文...

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术-ChipDebug

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术-ChipDebug

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术-ChipDebug

+7

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新7次阅读

Intel FPGA菁英挑战赛即将报名截止！

速速来报第一届【芯云未来】FPGA菁英挑战赛第三期火热报名中。自FPGA菁英赛第一期开始，创新中心就陆陆续续收到了各大高校学子的...

Intel FPGA菁英挑战赛即将报名截止！-ChipDebug

Intel FPGA菁英挑战赛即将报名截止！-ChipDebug

Intel FPGA菁英挑战赛即将报名截止！-ChipDebug

+8

Intel FPGA菁英挑战赛即将报名截止！-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新37次阅读

用Vim进行Verilog编程和仿真的应用实例

我的应用实例
选用Vim这种编辑工具的原因是，在Xilinx的开发工具Vivado里直接编辑、或者用Sublime、UltraEdit这样的代码编辑工具，需要做很多Verilog编程的重复劳动，比如写模块的声明、写内部用到的wire reg变量的声明。而Vim加了特定的插件之后，这些可以输...

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新42次阅读

FPGA数字IO如何实现DAC功能

方波时域与频域假设方波频率为f0。横轴谐波次数为0的柱状图代表直流分量的幅值，也就是方波的平均电压（与占空比有关）...

FPGA数字IO如何实现DAC功能-ChipDebug

FPGA数字IO如何实现DAC功能-ChipDebug

FPGA数字IO如何实现DAC功能-ChipDebug

+2

FPGA数字IO如何实现DAC功能-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新3次阅读

FPGA增势良好，英特尔大力布局边缘和中端市场

FPGA正处于蓬勃发展期，整体市场也处于增长态势。日前在线上举行的“2022英特尔FPGA中国技术周”中，英特尔数据中心与人工智能集...

FPGA增势良好，英特尔大力布局边缘和中端市场-ChipDebug

FPGA增势良好，英特尔大力布局边缘和中端市场-ChipDebug

FPGA增势良好，英特尔大力布局边缘和中端市场-ChipDebug

FPGA增势良好，英特尔大力布局边缘和中端市场-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新5次阅读

芯片行业之浅谈FPGA芯片

核心观点 FPGA是数字芯片的一类分支，与CPU、GPU等功能固定芯片不同的是，FPGA制造完成后可根据用户需要，赋予其特...

芯片行业之浅谈FPGA芯片-ChipDebug

芯片行业之浅谈FPGA芯片-ChipDebug

芯片行业之浅谈FPGA芯片-ChipDebug

FPGA新闻资讯

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

3年前更新14次阅读

安路科技发布凤凰系列FPGA，如何在中高端市场站稳脚跟？

电子发烧友网报道（文/吴子鹏）日前，安路科技在上海举办新品发布会暨应用研讨会。会上，安路科技正式对外发布凤凰系列、精灵系列多款FPGA新品。其中，凤凰系列新品包括三款器件，分别是PH1A60、PH1A90、PH1A180，能够充分满足用户在工业控制、通信、视频图...

FPGA新闻资讯

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

3年前更新6次阅读

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位

—提供行业领先的低功耗、小尺寸和高性能—
—拓展其产品组合，使目标市场规模翻倍—
低功耗可编程器件的领先供应商莱迪思半导体...

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位-ChipDebug

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位-ChipDebug

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位-ChipDebug

+2

莱迪思推出全新Avant FPGA平台，进一步增强在低功耗FPGA领域的领先地位-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新18次阅读

FPGA和数字电路的奥秘：从锁存器到触发器

数字电路根据其逻辑功能的不同特点，可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的输出输出只取决于输入，与电路...

FPGA和数字电路的奥秘：从锁存器到触发器-ChipDebug

FPGA和数字电路的奥秘：从锁存器到触发器-ChipDebug

FPGA和数字电路的奥秘：从锁存器到触发器-ChipDebug

+4

FPGA和数字电路的奥秘：从锁存器到触发器-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新8次阅读

40张动图带你直观理解电磁场

40个动图带你直观体会什么是电磁场。静电场静电屏蔽研究电荷分布库仑扭秤实验模拟电场线

40张动图带你直观理解电磁场-ChipDebug

40张动图带你直观理解电磁场-ChipDebug

40张动图带你直观理解电磁场-ChipDebug

+6

40张动图带你直观理解电磁场-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新4次阅读

漫画科普｜电感的前世今生

漫画科普｜电感的前世今生-ChipDebug

漫画科普｜电感的前世今生-ChipDebug

漫画科普｜电感的前世今生-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新16次阅读

40个实用模拟电路小常识

1、电接口设计中，反射衰减通常在高频情况下变差，这是因为带损耗的传输线反射同频率相关，这种情况下，尽量缩短PCB走线就显得异常重要。 2、稳压二极管就是一种稳定电路工作电压的二极管，由于特殊的内部结构特点，适用反向击穿的工作状态，只要限制电流的...

FPGA常见问题

评分

上一页 1…36 373839 40…1063 下一页跳转