SOC FPGA论坛首页-ChipDebug-第39页

SOC FPGA论坛首页-ChipDebug-第39页

等级-LV1-ChipDebug

3年前更新95次阅读

时序收敛技巧之寄存器复制

1、何时需要复制寄存器？
在设计中的关键路径发现某个寄存器具有高扇出和高延迟时，使用寄存器复制是个不错的实现时序收敛的方法...

时序收敛技巧之寄存器复制-ChipDebug

时序收敛技巧之寄存器复制-ChipDebug

时序收敛技巧之寄存器复制-ChipDebug

+7

时序收敛技巧之寄存器复制-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新82次阅读

基于FPGA的SD NAND图片显示实现

文章目录
0、前言
1、目标
2、图片的预处理

基于FPGA的SD NAND图片显示实现-ChipDebug

基于FPGA的SD NAND图片显示实现-ChipDebug

基于FPGA的SD NAND图片显示实现-ChipDebug

+13

基于FPGA的SD NAND图片显示实现-ChipDebug

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

3年前更新56次阅读

FPGA与数字IC求职知识准备 – 数字电路知识总结

前言本文整理了数字电路课程中的相关基本的知识点和较为重要的知识点，用于求职的数电部分的知识准备，差缺补漏。二进制数的算术...

FPGA与数字IC求职知识准备 - 数字电路知识总结-ChipDebug

FPGA与数字IC求职知识准备 - 数字电路知识总结-ChipDebug

FPGA与数字IC求职知识准备 - 数字电路知识总结-ChipDebug

+4

FPGA与数字IC求职知识准备 - 数字电路知识总结-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新12次阅读

Fsm 有限状态机实现串口

Fsm serial
在许多（较早的）串行通信协议中，每个数据字节都与一个起始位和一个停止位一起发送，以帮助接收器从比特流中划定字...

Fsm 有限状态机实现串口-ChipDebug

Fsm 有限状态机实现串口-ChipDebug

Fsm 有限状态机实现串口-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新305次阅读

如何在vivado中一次性锁定指定模块的全部布局布线

先打开elaborated, synthesized or implemented，然后在tcl中输入以下指令：
lock_design -level routing xxx_module
此命...

如何在vivado中一次性锁定指定模块的全部布局布线-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新112次阅读

iverilog工具的使用

文章目录前言一、获取Iverilog 二、安装三、命令行方法四、演示总结
前言
最近在一个项目中发现了一个挺有意思的小工具——...

iverilog工具的使用-ChipDebug

iverilog工具的使用-ChipDebug

iverilog工具的使用-ChipDebug

+2

iverilog工具的使用-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新42次阅读

Verilog：图形和Verilog混合输入的电路设计

实验目的
1.学习在QUARTUSII软件中模块符号文件的生成与调用。
2.掌握模块符号与模块符号之间的连线规则与方法。
3.掌握图形和ve...

Verilog：图形和Verilog混合输入的电路设计-ChipDebug

Verilog：图形和Verilog混合输入的电路设计-ChipDebug

Verilog：图形和Verilog混合输入的电路设计-ChipDebug

+1

Verilog：图形和Verilog混合输入的电路设计-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新90次阅读

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)

文章目录一、MCDF设计要求二、通道从端模块 (slave_fifo) 1、原理分析 2、设计思路 3、结果分析
一、MCDF设计要求
多通道数据...

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)-ChipDebug

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)-ChipDebug

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)-ChipDebug

+1

FPGA实现多通道数据整形器（MCDF）verilog设计（一）——通道从端模块 (slave_fifo)-ChipDebug

FPGA CPLD资料源码分享

1

等级-LV1-ChipDebug

3年前更新56次阅读

基于FPGA的PCF8591的DAC（I2C）功能驱动

====硬件说明====
PCF8591是集成了4路ADC和1路DAC的芯片，使用I2C总线通信。
I2C总线是由Philips公司开发的一种简单、双向二线制...

基于FPGA的PCF8591的DAC（I2C）功能驱动-ChipDebug

基于FPGA的PCF8591的DAC（I2C）功能驱动-ChipDebug

基于FPGA的PCF8591的DAC（I2C）功能驱动-ChipDebug

基于FPGA的PCF8591的DAC（I2C）功能驱动-ChipDebug

FPGA常见问题

1

等级-LV4-ChipDebug

3年前更新698次阅读

Quartus IP核破解及相关IP核代码

altera 提供了很多的IP核，在开发FPGA项目时候可以大大提高效率，但是网上的证书只有NIOS II 的授权。如何获取全部授权呢？
其实很简单，打开license.DAT
应该是这样：
FEATURE quartus alterad 2037.12 permanent uncounted 385FB2185EE1

2

等级-LV1-ChipDebug

3年前更新135次阅读

FPGA：逻辑运算及逻辑门

文章目录逻辑变量与逻辑函数逻辑运算基本逻辑运算及对应的逻辑门１.与运算与逻辑举例状态表与真值表与逻辑符号与逻辑表...

FPGA：逻辑运算及逻辑门-ChipDebug

FPGA：逻辑运算及逻辑门-ChipDebug

FPGA：逻辑运算及逻辑门-ChipDebug

+30

FPGA：逻辑运算及逻辑门-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新190次阅读

【XILINX 7series DDR3硬件设计1】

参考设计资料 UG586 December 5, 2018【Zynq-7000 SoC and 7 Series FPGAs MIS v4.2】
在193页
Bank and Pin Selection Guides for DDR3 Designs
Xilinx 7系列FPGA专为高性能内存接口而设计，并且使用DDR3 SDRAM物理层必须遵循某些规则。Xilinx 7系列FPGA每个...

评分

等级-LV1-ChipDebug

3年前更新161次阅读

xilinx srio ip学习笔记之再识srio

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档
xilinx srio ip学习笔记之再识srio 前言 SRIO的理解 IP核的...

xilinx srio ip学习笔记之再识srio-ChipDebug

xilinx srio ip学习笔记之再识srio-ChipDebug

xilinx srio ip学习笔记之再识srio-ChipDebug

+6

xilinx srio ip学习笔记之再识srio-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新16次阅读

数字IC设计、验证、FPGA笔试必会 – Verilog经典习题（二）异步复位的串联T触发器

题目
用Verilog实现两个串联的异步复位的T触发器的逻辑，结构如图：
分析：
题目要求完成异步复位的T触发器，T触发器本质就是输...

数字IC设计、验证、FPGA笔试必会 - Verilog经典习题（二）异步复位的串联T触发器-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新16次阅读

ASIC和FPGA，选择哪种设计比较好？

很多人都觉得同样都是写Verilog的，ASIC和FPGA其实并没有什么区别，其实并不是这样。那么ASIC和FPGA，选择哪种设计比较好？接下来IC修真院就来为大家细细分析。
ASIC (Application Specific Integrated Circuit)，即专用集成电路，是指应特定用户要求和特定电...

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新111次阅读

Hold Time违例，该如何解决

首先，从理论上讲，Hold Time违例，是因为时钟绕的太远，到达时间太晚。而且综合之后给出的时序报告都是估计值，因此综合之后可...

Hold Time违例，该如何解决-ChipDebug

Hold Time违例，该如何解决-ChipDebug

Hold Time违例，该如何解决-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新38次阅读

FPGA笔记 | 什么是状态机

简述状态机的本质和适应的逻辑设计场合状态机的本质就是对具有逻辑顺序或时序规律事件的一种描述方法。这个论断的最重要的两个词...

FPGA笔记 | 什么是状态机-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新15次阅读

FPGA：逻辑代数的基本公式和规则

文章目录逻辑代数的基本公式基本公式常用公式示例逻辑代数的基本规则代入规则反演规则对偶规则
逻辑代数的基本公式
基本...

FPGA：逻辑代数的基本公式和规则-ChipDebug

FPGA：逻辑代数的基本公式和规则-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新25次阅读

FPGA：数字电路简介

文章目录数字电路的历史电子管时代晶体管时代半导体集成电路IC 时代 IC的发展阶段 EDA (Electronics Design Automation) 技...

FPGA：数字电路简介-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新145次阅读

如何禁止vivado自动生成 bufg

方法 1
在自动生成bufg 的出发引脚，设置net 的属性：
set_property CLOCK_BUFFER_TYPE NONE [get_nets -of_object [get_p...

如何禁止vivado自动生成 bufg-ChipDebug

如何禁止vivado自动生成 bufg-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新301次阅读

使用VS code的TerosHDL插件完成对verilog代码的排版

TerosHDL插件具有Format功能，可以对一些排版不好的或者复制的代码进行初步排版，方便阅读。
如图所示，配置完想要的排版格式后...

使用VS code的TerosHDL插件完成对verilog代码的排版-ChipDebug

使用VS code的TerosHDL插件完成对verilog代码的排版-ChipDebug

使用VS code的TerosHDL插件完成对verilog代码的排版-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新35次阅读

01什么是FPGA？

FPGA 是一种硬件可重构的体系结构。它的英文全称是Field Programmable Gate Array，中文名是现场可编程门阵列。
FPGA就是一个可...

01什么是FPGA？-ChipDebug

01什么是FPGA？-ChipDebug

01什么是FPGA？-ChipDebug

+3

01什么是FPGA？-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新18次阅读

02FPGA的巨大优势

在FPGA诞生的初期，计算机研究员是最先感受到FPGA的巨大优势的。
在此之前，要想实现一个新计算机体架构的设计想法，必须要开发...

02FPGA的巨大优势-ChipDebug

02FPGA的巨大优势-ChipDebug

02FPGA的巨大优势-ChipDebug

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新11次阅读

FPGA的task用法示例

task key1_press; //name
integer i; //变量
begin
for (i=0;i<5000000;i=i+1)begin

FPGA新闻资讯

评分

等级-LV1-ChipDebug

3年前更新13次阅读

FPGA自动仿真的tcl脚本分享

quit -sim
.main clear
vlib work
vlog ./tb_fsm.v //仿真文件名

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前更新736次阅读

缩短Vivado编译时间（1）：一些通用方法

Vivado编译时间受多方面因素的影响，这些因素包括流程（例如：是否采用增量流程，是否采用OOC综合方式）、选项设置（例如综合阶...

缩短Vivado编译时间（1）：一些通用方法-ChipDebug

缩短Vivado编译时间（1）：一些通用方法-ChipDebug

缩短Vivado编译时间（1）：一些通用方法-ChipDebug

+2

缩短Vivado编译时间（1）：一些通用方法-ChipDebug

1

等级-LV1-ChipDebug

3年前更新150次阅读

Vivado与ModelSim的联合仿真

Vivado自带的仿真，个人觉得跑一些小模块的仿真还是可以的，不过跑大的仿真系统，容易无体验感，建议用第三方工具，这边就直接对...

Vivado与ModelSim的联合仿真-ChipDebug

Vivado与ModelSim的联合仿真-ChipDebug

Vivado与ModelSim的联合仿真-ChipDebug

+12

Vivado与ModelSim的联合仿真-ChipDebug

评分

等级-LV1-ChipDebug

3年前更新204次阅读

Modelsim的仿真之路（基础仿真流程）

前言
缓了一段时间，该接着开始系列记录了，这一次将开始ModelSim的仿真之路，对于学FPGA或者从业于该行业的人来说，仿真是必不...

Modelsim的仿真之路（基础仿真流程）-ChipDebug

Modelsim的仿真之路（基础仿真流程）-ChipDebug

Modelsim的仿真之路（基础仿真流程）-ChipDebug

+30

Modelsim的仿真之路（基础仿真流程）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新163次阅读

Modelsim的仿真之路（仿真工程的使用）

前言
上一篇介绍了基础仿真的流程，本篇将以工程的形式来介绍ModelSim的仿真使用，工程一般由：根目录+源码+work库+资源库+仿真...

Modelsim的仿真之路（仿真工程的使用）-ChipDebug

Modelsim的仿真之路（仿真工程的使用）-ChipDebug

Modelsim的仿真之路（仿真工程的使用）-ChipDebug

+22

Modelsim的仿真之路（仿真工程的使用）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新242次阅读

Modelsim的仿真之路（多个库的使用）

准备
在Modelsim系列的第一篇有讲到过，在modelsim中，库分为了工作库和资源库，本篇将介绍如何进行资源库的使用。
在开始前，先...

Modelsim的仿真之路（多个库的使用）-ChipDebug

Modelsim的仿真之路（多个库的使用）-ChipDebug

Modelsim的仿真之路（多个库的使用）-ChipDebug

+10

Modelsim的仿真之路（多个库的使用）-ChipDebug

FPGA常见问题

评分

上一页 1…37 383940 41…1068 下一页跳转