SOC FPGA论坛首页-ChipDebug-第103页

SOC FPGA论坛首页-ChipDebug-第103页

等级-LV1-ChipDebug

8年前发布63次阅读

为什么我无法将3.3 V输入分配给VCCIO连接到2.5V的bank

3.3V LVTTL和3.3V LVCMOS标准支持连接到3.3V，3.0V或2.5V的VCCIO，用于Arria®V和Stratix®V器件系列的输入操作。在Quartus®II软件的版本11.0和11.1中，为引脚分配标准要求VCCIO连接到2.5V（例如2.5 V输出）和3.3 V LVCMOS / LVTTL输入将导致fitter错误。 ...

评分

等级-LV1-ChipDebug

8年前发布63次阅读

为什么我的DDR2 UniPHY控制器接口只有50％的效率用于背靠背读取或写入命令？

DDR2 UniPHY和ALTMEMPHY内核使用的高性能控制器II（HPCII）在每个其他控制器时钟周期（ afi_clk ）上发出背靠背读/写命令。如果半速率控制器的突发长度设置为4，则控制器将仅使用总线上最大效率的50％。这是半速率控制器对于4实现的突发长度的预期行为。解...

评分

等级-LV1-ChipDebug

8年前发布63次阅读

Chipscope – 如何使chipcope自动重复触发事件？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布63次阅读

MIG – 同时切换噪声（SSN）计算

问题描述在以前的FPGA架构中，MIG在Bank Selection屏幕中包含了WASSO（加权平均同时切换输出）限制字段。这使用户能够通过FPGA WASSO计算器根据独立计算输入WASSO限值。适用于Virtex-6,7系列和UltraScale FPGA的MIG工具不包括WASSO限制。用于分析同时切换...

评分

等级-LV1-ChipDebug

8年前发布63次阅读

Virtex-6 FPGA MMCM – 通过DRP动态重新配置MMCM的地址和值是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布63次阅读

LogiCORE正弦余弦查找表（Sin Cos LUT） – 发行说明和已知问题

问题描述 DDS编译器取代所有先前发布的Xilinx正弦 - 余弦查找表（Sin Cos LUT）内核，包括LogiCORE正弦余弦查找表（Sin Cos LUT）v5.0。有关LogiCORE DDS（直接数字综合器）编译器发行说明和已知问题的详细列表，请参阅（Xilinx答复29976）。本答复记录包...

评分

等级-LV1-ChipDebug

8年前发布63次阅读

11.1 EDK – 多个MicroBlaze调试

问题描述如何同时调试MicroBlaze的多个实例？解决/修复方法使用单个MDM Core可以同时调试多达八个MicroBlaze处理器。请参阅Platform Studio用户指南中的“在EDK中调试”一章： http://www.xilinx.com/ise/embedded/edk_docs.htm 调试多个MicroBlaze处理器没...

评分

等级-LV1-ChipDebug

8年前发布63次阅读

Spartan-3 / -3E / -3A数字时钟管理器（DCM） – 各种状态引脚代表什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布63次阅读

版本LFE5U和LFE5UM是否与DDR3兼容？

根据IPUG_80第40页提供的表A-1说明.1提到性能和利用率数据的目标是LFE5U / LFE5UM-85F-8MG756器件，并且在第4页的功能部分提到它是受支持的。适用于所有ECP5器件。

评分

等级-LV1-ChipDebug

8年前发布63次阅读

lattice区域约束是叫Group 吗？

lattice区域约束是叫Group 吗？可以将按模块为单位，约束到一个固定位置吗?

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布63次阅读

2017.1 Zynq-7000和Zynq UltraScale + MPSoC / RFSoC eFUSE编程需要在JTAG模式下启动。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布63次阅读

【FPGA-xilinx】ise中已知.v文件，怎样可以查看其ip核具体设置

ise14.7中有了之前师兄调用ip核对应的.v文件，但是没有.xco文件，想问一下怎样才可以查看之前设置其ip核的配置选项？谢谢

评分

等级-LV1-ChipDebug

6年前发布63次阅读

用7系列FPGA实现SDH帧定位

有哪位大神用7系列FPGA的GTP/GTH实现SDH帧定位吗？求指导

评分

等级-LV2-ChipDebug

5年前发布63次阅读

xilinx FPGA开发工具vivado代码写完以后建议大家打开report methodology看看

vivado 代码写完以后建议大家可以打开report methodology看看工具给你哪些提醒和优化建议，有时候小动作会有奇效，

xilinx FPGA开发工具vivado代码写完以后建议大家打开report methodology看看-ChipDebug

xilinx FPGA开发工具vivado代码写完以后建议大家打开report methodology看看-ChipDebug

评分

等级-LV2-ChipDebug

4年前更新63次阅读

mipi_DSI-2_specification_v1-0.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

3

等级-LV1-ChipDebug

3年前更新63次阅读

深入浅出玩转 FPGA 高清完整版 329页书签版

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV1-ChipDebug

8年前发布62次阅读

如何手动更新ispLEVER和Diamond软件？

这描述了如何使用ispUpdate手动更新软件。
对于Lattice Diamond软件，“更新中心”位于启动屏幕的中间，并提供最新的更新（如果有）。
要在ispLEVER中手动检查并安装服务补丁：
关闭所有ispLEVER工具。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布62次阅读

为什么在波形窗口中显示的Aldec Active-HDL仿真数据库和仿真结果无法自动刷新？

默认情况下，“波形”窗口中显示的模拟数据库和结果不会自动刷新。只有在模拟步骤完成或模拟停止后，才能对模拟数据库进行更改。这意味着信号历史记录的显示将被冻结，直到运行命令完成（或模拟被用户或断点中断）。通过使用可以更改此行为
-asdbrefresh
论证...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布62次阅读

Lattice Diamond可以在客户端PC机上远程运行吗？

您可以按照以下步骤在客户端PC上远程运行Lattice Diamond：
按照以下步骤在服务器PC上安装Lattice Diamond
适用于Windows的Diamond安装指南
在服务器上共享Lattice Diamond安装目录

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布62次阅读

警告“@ W:MT246黑匣子EHXPLLJ缺少用户提供的时序模型”对时序分析和优化或结果质量有负面影响吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布62次阅读

如何仔细检查我的LatticeCORE IP是否获得许可？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布62次阅读

如何处理SeldECP2/M设备的SERP通道的未使用电源输入？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布62次阅读

在64位Linux机器上安装Lattice Diamond时如何解决库依赖？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布62次阅读

ispVM System是否支持USB和并行端口驱动程序的Windows Vista（32位）？

ispVM系统版本17.3.2或更高版本支持32位版本的Windows Vista。有关在Vista下安装USB和并行端口驱动程序的详细信息，请参阅ispVM System附带的“readme.txt”文件中的发行说明。对于Windows Vista操作系统，必须先关闭用户帐户控制（UAC），然后再安装驱动程序...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布62次阅读

在Linux中使用SPI编程时，用户是否需要明确地切换SPI CS线？

在使用Linux内核或基于RTOS内核的SysFAPI API和自己的驱动程序来修改“SSPIEM”代码时，确保您的驱动程序必须已经实现了可以明确地切换SPI CS线的IOCTL调用。流行的Linux SPI接口，比如“SPIDEV”，并没有这个，他们断言和断言CS隐式。“SSPIEM”具有按ALGO文...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

8年前发布62次阅读

SyPrime:如何使用SynOnopRune属性保存未使用的输出实例？

描述一般描述：如何使用未使用的输出保存实例Synopopune属性？SynOnopune属性禁用移除（裁剪）使用未使用的输出的实例。解决方案VHDL语言----体系结构可以与Synopnunre相关联。属性。一旦它与任何实例化有关架构（设计单元）将被保护不被删除。Xilinx的属性Sy...

评分

等级-LV2-ChipDebug

8年前发布62次阅读

COREGEN极光-发行说明和已知问题

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

8年前发布62次阅读

茵特拉根- OOBFC – 2017.4和更早的带外流程控制RX CRC错误可以在硬件中看到

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布62次阅读

VIVADO 2017.1 [BRAM推理]——如何在使用非对称端口宽度时实现VIVADO综合的更好的块RAM利用——推断RAM和XPM（简单双端口）

描述使用时不对称端口在简单的双端口RAM中，综合比需要消耗更多的块RAM（BRAM）块。这些工具应该推断正确数量的乳房。例1：XPM存储器（SDPRAM），其中端口A为512×64，Port B为2K×16。为此只需要一个RAMB36块。当实现时，综合将使用两个RAM36块。一个单一的R...

评分

等级-LV2-ChipDebug

8年前发布62次阅读

VIVADO 2016.4和更早-奥罗拉8B10B -在奥罗拉8B10B设计的示例性设计仿真中出错，当DRP接口被禁用时，在IP积分器中使用

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

上一页 1…101 102103104 105…1068 下一页跳转