SOC FPGA论坛首页-ChipDebug-第18页

SOC FPGA论坛首页-ChipDebug-第18页

等级-LV1-ChipDebug

6年前发布178次阅读

我可以使用Quartus II Programmer中的Examine功能读回Programer目标文件（.pof）并使用该文件编程其他CPLD吗？

是的，您可以使用Quartus®IIProgrammer中的Examine功能来回读.pof。然后，您可以保存此文件并使用它来编程其他CPLD（相同器件代码）或EPCS器件。如果启用了CPLD的安全位，则无法读回有效的.pof。

评分

等级-LV2-ChipDebug

6年前发布178次阅读

Vivado综合设计助手 – SystemVerilog数据类型支持

描述此答复记录描述了Vivado Synthesis支持的各种SystemVerilog数据类型，并提供了它们的编码示例。这些编码示例附在此答复记录中。答案记录还包含与已知问题和良好编码实践相关的信息。注意：每个编码示例都可用于直接创建Vivado项目。请参阅每个源文件中的...

评分

等级-LV1-ChipDebug

1年前更新178次阅读

FPGA SPI协议(Verilog实现)

目录/contents
● SPI基础知识
● SPI传输协议
● SPI配置方式

FPGA SPI协议(Verilog实现)-ChipDebug

FPGA SPI协议(Verilog实现)-ChipDebug

FPGA SPI协议(Verilog实现)-ChipDebug

+7

FPGA SPI协议(Verilog实现)-ChipDebug

Pangomicro紫光同创

评分

等级-LV2-ChipDebug

6年前发布178次阅读

Vivado – 如何使用XILINX_PATH环境变量应用战术补丁？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布177次阅读

如何在Quartus II软件中生成串行矢量文件（SVF）？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布177次阅读

crosslink在modelsim独立仿真如何进行

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

3年前发布176次阅读

CDC(二) 单bit 脉冲跨时钟域处理

单bit 脉冲跨时钟域处理简要概述：在上一篇讲了总线全握手跨时钟处理，本文讲述单bit脉冲跨时钟域的处理为下一篇总线单向握手跨...

CDC(二) 单bit 脉冲跨时钟域处理-ChipDebug

CDC(二) 单bit 脉冲跨时钟域处理-ChipDebug

CDC(二) 单bit 脉冲跨时钟域处理-ChipDebug

+1

CDC(二) 单bit 脉冲跨时钟域处理-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

7年前发布176次阅读

LATTICE FPGA crosslink 和 XO3 的MIPI CSI RX 参考设计在哪里？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布176次阅读

LATTICE FPGA DIAMOND软件不能高亮显示代码怎么解决？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV3-ChipDebug

7个月前更新176次阅读

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）

资料转移至这个链接更新https://chipdebug.com/forum-post/54896.htmlPotatoPie 4.0 视频图像处理+RISCV设计板已发布！此帖将作...

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）-ChipDebug

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）-ChipDebug

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）-ChipDebug

+5

PotatoPie 4.0开发板视频图像处理+RISC-V设计资料汇总帖（更新至2023/03/29）-ChipDebug

1

等级-LV3-ChipDebug

2年前更新176次阅读

已解决【提问】xilinx ISE怎么查看子模块的资源消耗情况?

我想问一下，使用ISE10.1打开塞灵思的工程文件，怎么查看工程下的子模块的资源消耗情况，还有就是在help下找到的文档不全，去哪里找到完整文档。

等级-LV3-ChipDebug

作者超级版主0

1.Xilinx ISE　查看子模块资源消耗（我的是14.7，可能跟你的版本略有差异）
先选中顶层，然后在流程的MAP这里右键打开属性对话框，勾上detail, 然后在报告的13项里面查看
Xilinx ISE　查看子模块资源消耗.jpg

2.xilinx有一个专门的文档工具，在这里
https://www.xilinx.com/support/documentation-navigation/overview.html

1

等级-LV2-ChipDebug

1年前更新176次阅读

以太网IP核代码（verilog）

该帖子部分内容已隐藏

FPGA开源项目

1

等级-LV2-ChipDebug

7年前发布176次阅读

LATTICE FPGA serdes 两个通道有相同的模块冲突,怎么解决？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

2年前更新176次阅读

MIPI DSI 接口协议介绍

MIPI（移动行业处理器接口）是Mobile Industry Processor Interface的缩写。MIPI（移动行业处理器接口）是MIPI联盟发起的为移动...

MIPI DSI 接口协议介绍-ChipDebug

MIPI DSI 接口协议介绍-ChipDebug

MIPI DSI 接口协议介绍-ChipDebug

+10

MIPI DSI 接口协议介绍-ChipDebug

FPGA常见问题

评分

等级-LV2-ChipDebug

6年前发布176次阅读

XILIXX-PATH环境变量是如何工作的？

描述一般描述：有时长时间运行，可能是因为有很多。分析路径。用户也可以在PAR期间获得消息，例如以下：警告：XILTW：1 -当前连接评估限制1000导致对通过约束的2.20%的路径的时序分析截断连接，这可能限制了这种分析的准确性。你可以使用XILIXX-PACTURE环境变...

评分

等级-LV1-ChipDebug

2年前更新175次阅读

Intel/Altera 系列FPGA简介

概述自从Altera被Intel收购后，似乎放弃了整个中国市场，Altera市场占有率被其他FPGA厂家所侵蚀，国内目前还有一些公司用Altera...

Intel/Altera 系列FPGA简介-ChipDebug

Intel/Altera 系列FPGA简介-ChipDebug

Intel/Altera 系列FPGA简介-ChipDebug

+83

Intel/Altera 系列FPGA简介-ChipDebug

评分

等级-LV1-ChipDebug

4年前发布175次阅读

FPGA网口数据组帧传输项目

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA常见问题

评分

等级-LV2-ChipDebug

3年前发布175次阅读

一文读懂高速互联的阻抗及反射上中下汇总

一文读懂高速互联的阻抗及反射（上）何为电阻在中学时代，我们就接触了电子学中最简单，也是最基础的电学元件：电阻。根据材料的导电性不同，我们可以把材料分为超导体、导体、半导体、绝缘体，其分类的依据，就是不同材料的电阻率。除了难以获得的超导体，其...

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前更新175次阅读

FPGA 实现视频拉伸或转换

具体情况：输入端是lvds接口的19201080视频，最终输出给2个lvds接口的1080P的屏显示，现在有一个芯片可以分割19201080的视频为两路960*1080，需要FPGA拉伸，付费求解决方案

FPGA常见问题

评分

等级-LV1-ChipDebug

7年前发布175次阅读

怎样消除 61061045 WARNING – The SN pin is not available for use as a general purpose I/O pin when the SLAVE_SPI_PORT attribute is enabled.

我发现我的XO3工程中有个警告，不知道如何消除，好像是不能分配引脚，望哪位大神能指导下。谢谢！
61061045 WARNING - The SN pin is not available for use as a general purpose I/O pin when the SLAVESPIPORT attribute is enabled. The SN pin should be...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布175次阅读

为什么LATTICE XO2的CPLD明明有内部晶振，但它的开发板上还要提供外部晶振？

为什么LATTICE XO2的CPLD明明有内部晶振，但它的开发板上还要提供外部晶振？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布174次阅读

lattice FPGA的差分时钟输入是加ibufds源语还是软件设置？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布174次阅读

为什么在多器件JTAG链中编程Intel MAX 10器件会出现“Error（209012）：Operation failed”？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布173次阅读

千兆以太网模式下的收发器PHY能否在1000BASE-X / SGMII自动协商期间补偿恢复时钟和参考时钟之间的时钟频率差异？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

2年前更新173次阅读

FPGA Debug经验之谈

这段时间由于在FPGA调试上蛮心累，编译一把要3个小时左右，工程逻辑资源多且复杂，不得不通过调整思路来提高Debug效率：本人...

FPGA Debug经验之谈-ChipDebug

FPGA Debug经验之谈-ChipDebug

FPGA Debug经验之谈-ChipDebug

+1

FPGA Debug经验之谈-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

1年前更新173次阅读

瑞芯微RV1126实现视频采集和人脸识别并进行显示

摘要：一个Linux人脸识别小项目，可以拿过来来练练手。使用瑞芯微RV1126核心板通过瑞芯微API进行视频采集并进行人脸识别，并输出...

瑞芯微RV1126实现视频采集和人脸识别并进行显示-ChipDebug

瑞芯微RV1126实现视频采集和人脸识别并进行显示-ChipDebug

瑞芯微RV1126实现视频采集和人脸识别并进行显示-ChipDebug

+38

瑞芯微RV1126实现视频采集和人脸识别并进行显示-ChipDebug

Rockchip-瑞芯微

评分

等级-LV2-ChipDebug

6年前发布173次阅读

LATTICE CPLD MachXO2的Master I2C（EFB）接口是否完全符合I2C 100kHz标准的时序要求？

LATTICE CPLD MachXO2的Master I2C（EFB）接口是否完全符合I2C 100kHz标准的时序要求？

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布172次阅读

为什么LATTICE的MIPI参考设计中XO3用的是ODDRX4而ECP5中用的却是ODDRX2？

请问为什么在LATTICE的MIPI DSI TX参考设计中，XO3的参考设计输出时使用的是ODDRX4，而在ECP5的参考设计中用的却是ODDRX2？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布172次阅读

lattice FPGA 官方的 ecp3 DEMO 在重新配合后会报错“Reference to undefined module ddr_pll ”，请问怎么解决？

lattice 官方的 ecp3 DEMO 在重新配合后会报错“Reference to undefined module ddr_pll ”，请问怎么解决？
错误内容如下：
ERROR - CG389 :”DK-ECP3-DDR3-011\core\ddr_p_eval\ddr3core\src\rtl\top\ecp3\ddr3_sdram_mem_top_wrapper.v”:200:8:200:17|Ref...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布172次阅读

对Lattice MIPI DSI TX RD1184参考设计中dcs_rom模块的疑惑

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

上一页 1…16 171819 20…1056 下一页跳转