首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
ICMaker
1年前更新
94次阅读
关注
Cadence Allegro PCB设计88问解析(十三) 之 Allegro中artwork层的建立
作为layout工程师，我们经常接触到的是PCB文件，用Cadence设计的是.brd文件。但是我们发给板厂的都是gerber文件。这就涉及到在我...
+7
PCB设计
评分
回复
分享
ICMaker
1年前更新
185次阅读
关注
Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法
大家在进行Layout设计时，最重要就是导入网表，放入元器件，然后进行走线。那其中的元器件就是今天和大家分享的一点，不管是阻容...
+3
PCB设计
评分
回复
分享
ICMaker
1年前更新
143次阅读
关注
Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型
当我们在进行PCB设计，最常用的两种命令就是走线（Add connect）和打孔（Add via）。通过这两个命令进行layout换层。其中在打孔...
+2
PCB设计
评分
回复
分享
ICMaker
1年前更新
509次阅读
关注
Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)
上次和大家分享了Allegro中替换过孔的操作，在PCB的设计中，除了走线和过孔，还有一个重要的命令就是shape。Shape也就是我们说的...
+2
PCB设计
评分
回复
分享
ICMaker
1年前更新
170次阅读
关注
Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘
上一篇文章和大家分享了关于铜皮shape的一些基本操作。我们进行铺铜是为了连接网络(焊盘、过孔等)，一般都是GND或者电源网络。Sh...
+3
PCB设计
评分
回复
分享
ICMaker
1年前更新
1776次阅读
关注
Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置
我们在进行layout设计时，进行会遇到差分信号的layout，像USB和HDMI等，是需要控制阻抗的，那么我们在走线的时候，也需要从电器...
+6
PCB设计
评分
回复
分享
ICMaker
1年前更新
236次阅读
关注
Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置
在PCB投板之前，经常会进行丝印调整。当然有的单板设计，比如手机这种高密度单板是没有丝印的。但是在绝多数的PCB上是添加丝印的...
+1
PCB设计
评分
回复
分享
ii1397
1年前更新
343次阅读
关注
Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置（一）
一个学习信号完整性仿真的layout工程师布局是PCB设计中比较重要的一步，一个好的布局，不仅看起来美观而且也方便后期的走线，避...
+3
PCB设计
评分
回复
分享
ii1397
1年前更新
285次阅读
关注
Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装（Footprint）
一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装，在我们导入原理图网表，PCB的封装是必不可...
+3
PCB设计
评分
回复
分享
ii1397
1年前更新
265次阅读
关注
Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
第一步：添加版外形outline我们在放入元器件之前要有一个outline，以便于器件摆放。如果我们有结构给的图纸外形，可以按照他们的...
PCB设计
评分
回复
分享
ii1397
1年前更新
197次阅读
关注
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域（添加Route keepout和Via keepout）
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念，也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下...
PCB设计
评分
回复
分享
ii1397
1年前更新
26次阅读
关注
Cadence Allegro PCB设计88问解析(二十四) 之 Allegro中互换器件的位置
一个学习信号完整性的layout工程师
在器件布局是经常会发现器件的位置相反或者错位，尤其是在一些串联电阻或者并联一些防护器件...
PCB设计
评分
回复
分享
ii1397
1年前更新
124次阅读
关注
Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络（交换器件引脚）
一个学习信号完整性的layout工程师
在layout设计中经常会有一些mipi或者lvds等差分走线，往往都是信号的一段是主控器件，另一端...
PCB设计
评分
回复
分享
ii1397
1年前更新
112次阅读
关注
Cadence Allegro PCB设计88问解析(二十六) 之 Allegro中快速连接近点飞线（Derive connectivity命令）
一个学习信号完整性的layout工程师
在进行设计PCB时，经常会复用之前的参考设计，或者将其中的某一模块copy过来。因为之前的设计...
PCB设计
评分
回复
分享
ii1397
1年前更新
164次阅读
关注
Cadence Allegro PCB设计88问解析(二十七) 之 Allegro中dimension environment命令使用（添加及删除尺寸标注）
一个学习信号完整性仿真的layout工程师
在通常的设计中，一般会在outline的光绘层中添加单板或则拼版外形的尺寸大小。方便板厂人...
+5
PCB设计
评分
回复
分享
ii1397
1年前更新
610次阅读
关注
Cadence Allegro PCB设计88问解析(三十) 之 Allegro中 PCB的3D模型导出
在进行PCB投板之前，往往需要将PCB的结构发给结构的同事确认。一般会导出DXF和EMN文件，或者导出3D模型。3D模型包含版型、器件的...
+4
PCB设计
评分
回复
分享
ii1397
1年前更新
177次阅读
关注
Cadence Allegro PCB设计88问解析(三十一) 之 Allegro 中 打印(Plot)设置
在PCB进行投板时，往往会打印一下装备层(Assembly)，给贴片，用于核对器件的信息等。下面简单介绍Allegro中打印(Plot)设置。1. ...
+1
PCB设计
评分
回复
分享
ii1397
1年前更新
319次阅读
关注
Cadence Allegro PCB设计88问解析(三十二) 之 Allegro 中 Sub-Drawing的使用
一个学习信号完整性仿真的layout工程师
在进行PCB设计时，往往会复用一些其他单板的走线、布局、铺铜或者一些结构外形之类。只要...
+6
PCB设计
评分
回复
分享
ii1397
1年前更新
152次阅读
关注
Cadence Allegro PCB设计88问解析(三十三) 之 Allegro 中 Quick Reports的使用
在进行PCB设计时，经常会查看一下整个PCB的基本信息，比如器件个数，网络数量、pin的数量。尤其在投板的时候还要查看下Dangling ...
+3
PCB设计
评分
回复
分享
Ordinary
1年前更新
50次阅读
关注
allegro层定义
文章目录1.art和pgp 信号层和电源层2.adb和adt3.drill钻孔1.art和pgp 信号层和电源层在Allegro软件中，ART（Artwork）和PGP（Pla...
PCB设计
评分
回复
分享
Ordinary
1年前更新
991次阅读
关注
Cadence Allegro元器件对齐以及skill对齐的简单方法
首先介绍一下Allegro PCB软件本身的对齐操作：
在Setup中点击Placement Edit，如下图所示：
框选需要对齐的元件（前提是Find面板...
PCB设计
评分
回复
分享
chipdebug
1年前更新
9次阅读
关注
常用图标网站
https://zh.freepik.com/%E5%9C%96%E6%A8%99/pcb-board_7291204https://www.iconfinder.com/https://www.flaticon.com/free-icons/searchhttps://igoutu.cn/icons/set/searchhttps://www.easyicon.cc/https://www.iconfont.cn/search/index?q=%E6%90%9C%E7%B4...
chipdebug.com站务
评分
回复
分享
inner
1年前更新
296次阅读
关注
allegro 如何屏蔽 package to package spacing
板子布局和布线都完成了，DRC report时出现package to package spacing error，由于元件密度问题，元件放得比较近，但实际是没有影响的，于是关闭
package to package spacing 检查，设置 setup->constraint->mode->design mode（package）,点击off...
PCB设计
评分
回复
分享
inner
1年前更新
11次阅读
关注
Allegro PCB Design GXL查看线长
Allegro PCB Design GXL查看线长
1首先点击页面左上角的Generaledit按钮。
2.在Find窗口选择网络。
3.然后就可以把鼠标放在要测...
PCB设计
评分
回复
分享
inner
1年前更新
74次阅读
关注
Allegro-实时显示走线长度
cadence版本为16.6
手工布线时
还可以动态显示当前走线的长度
长度一目了然
PCB设计
评分
回复
分享
inner
1年前更新
186次阅读
关注
Allegro PCB如何显示管脚编号
显示器件管脚编号方法器件未显示管脚编号选择Display菜单下的Color/Visibility(颜色/可见性)或按设置的快捷键Alt+Ctrl+C跳出如下...
PCB设计
评分
回复
分享
inner
1年前更新
38次阅读
关注
Cadence Allegro如何加密PCB文件？
Cadence Allegro如何加密PCB文件？
今天教大家如何加密我们的PCB文件，设置方法如下：
1、打开File菜单栏的Properties选项，如图...
PCB设计
评分
回复
分享
inner
1年前更新
379次阅读
关注
Allegro加密文件密码破解和解除读写导出限制
allegro自带方式加密PCB文档简单介绍下方法
1、用打开文本的方式（二进制），打开pcb文件，找到被加密的密码段，推算出密码的位...
PCB设计
评分
回复
分享
Ordinary
1年前更新
83次阅读
关注
Allegro怎么隐藏铺铜
在使用cadence allegro 进行PCB设计时，为了方便布局和走线，或者查看某一器件，我们时常会用到隐藏或显示铺铜这个操作命令；而...
PCB设计
评分
回复
分享
Ordinary
1年前更新
17次阅读
关注
Allegro之Enhance pad Entry（增强焊盘进入约束功能）的使用
pcb布线时，有时候会从器件的焊盘往外拉线，为了避免出现类似情况出现锐角焊盘内绕线等等 可在add connect操作下，右键勾选Enha...
PCB设计
评分
回复
分享
上一页
1
…
51
52
53
54
55
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
