首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
Ordinary
1年前更新
57次阅读
关注
net class 和net groupr的区别
网络类和网络组之间的一般区别是：网络类是特定于特定域（物理、间距和电气）的网络组网络组是跨所有域的一组网络您可以创建一个...
PCB设计
评分
回复
分享
Ordinary
1年前更新
71次阅读
关注
Allegro 多元件及走线整体旋转
在 PCB Layout 时，偶尔需要调整某个模块（包含多个元件及布线等）的方向。这种情况下，我们就需要使用到 Allegro 的整体旋转功...
PCB设计
评分
回复
分享
Ordinary
1年前更新
1700次阅读
关注
Cadence Allegro 快捷键大全
Allegro主要是通过修改env文件来设置快捷键，Allegro的变量文件env，一共有2个，一个是用户变量，文件在安装目录SPB_Data\pcbenv下，一个是全局变量，文件在安装目录spb_16.6\share\pcb\text。（SPB_Data，spb_16.6为个人命名，大同小异）。通常建议修改用户...
PCB设计
评分
回复
分享
Ordinary
1年前更新
134次阅读
关注
Allegro使用Script录制快捷键，提高操作效率
Allegro中提高操作效率在layout过程中经常要设置一些参数或重复执行某些操作，如设置单位、颜色、查看Unconnected Pins Report等，每次都点来点去很浪费时间。所幸Allegro提供了Script功能，可以将这些操作录制成脚本，需要执行相应操作时Replay对应的脚本即...
PCB设计
评分
回复
分享
Ordinary
1年前更新
4次阅读
关注
allegro快捷键备份
allegro快捷键备份source $TELENV### User Preferences section### This section is computer generated.### Please do not modify to theend of the file.### Place your hand edits above this section.###set autosave_time = 10set autosaveset roaminc =...
PCB设计
评分
回复
分享
Ordinary
1年前更新
10次阅读
关注
我的快捷键 ALLEGRO
C:\Cadence\SPB_16.6\share\pcb\text用户变量文件的位置，通过系统环境变量设置：系统属性-高级-环境变量，其中的Home值就是env所在目录。要注意的是，这里也有两个变量，一个 是用户变量一个是系统变量，在用户变量里设置了Home之后就不需要在系统变量里再设...
PCB设计
评分
回复
分享
Ordinary
1年前更新
71次阅读
关注
allegro层定义
文章目录1.art和pgp 信号层和电源层2.adb和adt3.drill钻孔1.art和pgp 信号层和电源层在Allegro软件中，ART（Artwork）和PGP（Pla...
PCB设计
评分
回复
分享
Ordinary
1年前更新
176次阅读
关注
Allegro Class分类和Subclass应用
在Allegro软件中，Class和SubcClass是一个相对新的专业术语，这里单独拿一节出来给大家讲解一下。相信不少画过PCB的读者也许跟笔...
+18
PCB设计
评分
回复
分享
Ordinary
1年前更新
48次阅读
关注
Cadence Allegro 如何添加Artwork光绘底片文件？
Allegro 输出Gerber文件之前是必须要设置好Artwork底片文件的，Artwork底片文件包括丝印层（SILKSCREEN）底片、钢网层（PASTEMAS...
+1
PCB设计
评分
回复
分享
Ordinary
1年前发布
72次阅读
关注
Cadence allegro 制作封装常用的命令
写一下做封装常用的命令：（1）File -- create symbol用于创建psm文件，一般建好封装会自动生成create device用于第三方网表，导...
PCB设计
评分
回复
分享
Ordinary
1年前发布
38次阅读
关注
Cadence allegro 设计一个做封装的模板
设计封装我们用PCB Editor或Package Designer都行(1)点击File--new--package symbol,给个名字，例如：tem；(2)接下来设置参数（...
PCB设计
评分
回复
分享
Ordinary
1年前发布
1443次阅读
关注
Cadence Allegro设计过孔Via教程
在PCB设计中，常用的过孔规格主要为Via8*16，Via10*18，Via12*20，Via16*24（少用），最小可做到Via8*14。这里我们的单位默认为m...
PCB设计
评分
回复
分享
Ordinary
1年前发布
68次阅读
关注
Allegro 使用技巧
这几个分别是通用，布局，布线。右键不一样，注意区别，最后一个是修剪直角。Allegro技巧有太多了，就先选择我们会用到的10个类...
+3
PCB设计
评分
回复
分享
Ordinary
1年前发布
23次阅读
关注
Allegro快捷键
首先说明一下环境变量文件（evn文件），环境变量文件有两个，它们分别在系统盘的根目录下的pcbevn 目录中（比如系统在 C 盘，那么 evn 文件将在 c:\pcbevn 下）和程序安装路径下（如Cadence 设计系统程序安装在 D:\Cadence 下，则 evn 文件将在D:\Cadence\PSD...
PCB设计
评分
回复
分享
Ordinary
1年前发布
48次阅读
关注
ALLEGRO 问题累积 | 转载
一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。群组布线只能在一个层中， 不允许打过孔。也可以在群组布线过程中，右键，“CHANGE Control Trace”Ca...
PCB设计
评分
回复
分享
chipdebug
1年前发布
50次阅读
关注
解密逻辑单元与 CoreScore 得分的关系
FPGA 通过查找表 (LUT) 实现逻辑功能。这些 LUT 类似于真值表或卡诺图 (Karnaugh map)，FPGA 可以通过组合多个 LUT ，来实现几乎...
+2
Altera-Intel
评分
回复
分享
jenmyliu
1年前更新
95次阅读
关注
[经验] Allegro极坐标布局方法
本人使用allegro工具已有2年之久，深深了解到工具是帮助你快速解决问题的利刃，需要充分了解工具的性（功）能，方可游刃有余，有...
+5
PCB设计
评分
回复
分享
jenmyliu
1年前更新
201次阅读
关注
Allegro PCB对line等对象进行换层
使用change命令，在Find面板中勾选对象，例如是line，
在Options面板中的subclass中选择需要换层的对象：
注意上述方法只是针对C...
PCB设计
评分
回复
分享
jenmyliu
1年前更新
357次阅读
关注
Allegro修改元件封装管脚序号
对于用Allegro画PCB来说，其中画元件封装是最头疼的事，100个芯片就有100种封装，况且要从焊盘画起，自从有了“封装生成器”，画...
+10
PCB设计
评分
回复
分享
jenmyliu
1年前更新
84次阅读
关注
浅谈Allegro进行DRC检查报错：Package to Package Spacing
Allegro设计PCB文件的时候，进行DRC检查，如果报错：Package to Package Spacing ，是否会影响实际使用，实践经验表明不影响。
1...
PCB设计
评分
回复
分享
jenmyliu
1年前更新
66次阅读
关注
allegro设置自动保存方法
utosave:是否开启自动保存，若需要开启，请将其选中autosave_dbcheck：自动保存前是否进行dbcheck，选中保存时间可能会长...
PCB设计
评分
回复
分享
jenmyliu
1年前更新
13次阅读
关注
Allegro保存时会提示是否覆盖解决办法
allegro每次保存会提示是否覆盖，极为讨厌，可以在设置中将其关闭即可。方法如下：
PCB设计
评分
回复
分享
jenmyliu
1年前更新
118次阅读
关注
Allegro技巧：删除dangling线
在PCB布线结束之后，一项重要的检查内容就是检查是否有多余的悬吊线和过孔。通过Tools-Quick reports中的dangling lines, vias and Antenna Report项来进行检查。一般来说我们只需要关注前两项即可，第三项不需要过多考虑，去除的必要性不大，成本很高。
这里...
PCB设计
评分
回复
分享
wanakaka
1年前更新
276次阅读
关注
Cadence Allegro Xnet的创建详细教程
Xnet是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。...
+2
PCB设计
评分
回复
分享
wanakaka
1年前更新
651次阅读
关注
AD20差分线等长布线的方法
AD20差分线等长布线的方法 一、 设置差分线 前提 原理图 PCB 二、 等长等距设置
一、 设置差分线
前提
差分线的设置仅仅是为了在...
+5
PCB设计
评分
回复
分享
wanakaka
1年前更新
541次阅读
关注
AD等长设计及xSignal设置
AD等长设计
工具介绍
xSignal Wizard在单一源元件和多个目标元件之间创建xSignal。Wizard使用一种面向元件的方法识别潜在的xSign...
+17
PCB设计
评分
回复
分享
wanakaka
1年前更新
78次阅读
关注
AD差分等长布线
在PCB设计时，布线会有需要差分等长的。差分等长其实包含两个部分，在原理图设计时需要先添加差分对，然后在P...
+3
评分
回复
分享
wanakaka
1年前更新
779次阅读
关注
Allegro 设置Spacing间距规则汇总
废话不多说，直接上图说明：
因为allegro约束规则还是比较细致，特别是间距规则设置比较多，所以一定要搞明白。
1.差分对的对内...
+2
PCB设计
评分
回复
分享
wanakaka
1年前更新
770次阅读
关注
Cadence（九）17.4规则与间距设置
目录
1.布线规则
2.NECK走线
3.差分走线相关设置
+11
PCB设计
评分
回复
分享
ICMaker
1年前更新
112次阅读
关注
3D LUT图像处理
1. 介绍
在我们开始之前，先对必要的背景知识做一些简单的铺垫。LUT 是 Lookup Table 的缩写，在图像处理方面，LUT 可以用来完成...
Anlogic-安路
评分
回复
分享
上一页
1
…
52
53
54
55
56
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
![[经验] Allegro极坐标布局方法-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/02/20250208230725624-41739027245.png?v=1739027246)
![[经验] Allegro极坐标布局方法-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/02/20250208230905663-91739027345.png?v=1739027345)
![[经验] Allegro极坐标布局方法-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/02/20250208230833559-11739027313.png?v=1739027314)
![[经验] Allegro极坐标布局方法-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/02/20250208230836621-101739027316.png?v=1739027316)
