首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
关注
综合
板块
热门
精华
问答
投票
最新回复
最高评分
realwugang
4年前更新
133次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（12）第十二章 调试写均衡失败故障
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devicevs Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是调试写均衡失败故障。 P...
Xilinx-AMD
评分
2
分享
realwugang
4年前更新
207次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（11）第十一章 PHASER_IN锁相校准故障
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是调试PHASER_IN锁相校准故障...
Xilinx-AMD
1
1
分享
realwugang
4年前更新
570次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（10）第十章 DDR校准
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是DDR校准。 Figure 1-97...
Xilinx-AMD
评分
2
分享
realwugang
4年前更新
203次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（9）第九章 Debug Tool调试工具
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是Debug Tools调试工具。 ...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
205次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（8）第八章 DDR3的约束和配置
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是DDR3的约束和配置。Configur...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
29次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（7）第七章 Bank Sharing Among Controllers等电路方面的设计准则
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是DDR3 SDRAM设计的Bank Shari...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
367次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（6）第六章 DDR3 SDRAM设计准则
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是DDR3 SDRAM设计的design gui...
Xilinx-AMD
评分
2
分享
realwugang
4年前更新
152次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（5）第五章 Clocking使用方式
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
235次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关...
+13
Xilinx-AMD
评分
2
分享
realwugang
4年前更新
122次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（3）第三章 Memory Controller 内存控制器模块
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是Memory Controller，也就是...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
185次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（2）第二章 AXI4 slave interface block AXI4从设备接口模块
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是AXI4 Slave Interface Block...
Xilinx-AMD
评分
6
分享
realwugang
4年前更新
63次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（1）第一章 User interface block UI模块
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关...
Xilinx-AMD
评分
1
分享
Asd528099
4年前更新
105次阅读
关注
最全科普FPGA技术知识
FPGA 是可以先购买再设计的“万能”芯片。FPGA （Field Programmable Gate Array）现场可编程门阵列，是在硅片上预先设计实...
+12
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
31次阅读
关注
FPGA芯片需求高涨！国内原厂如何布局？
本文为专访京微齐力（北京）科技有限公司（以下简称：京微齐力）BD总监张伟平的实录。 京微齐力是国内最早进入自主研发、规模...
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
15次阅读
关注
莱迪思即将举办线上发布会推出全新Avant™中端FPGA平台
莱迪思半导体近日宣布将于2022年12月6日（星期二）举办的线上全球发布会中推出全新低功耗中端FPGA平台Lattice Avant™。Lattice ...
Lattice-莱迪斯
评分
回复
分享
XYShaoKang
4年前更新
50次阅读
关注
揭秘美国半导体竞争力：年研发投入502亿美元，撑起全球市场半壁江山
2022年，全球半导体行业销售额预计超过6180亿美元。芯东西11月24日消息，上周，美国半导体行业协会（SIA）发布32页半导体行业报...
+8
FPGA新闻资讯
评分
回复
分享
Mr_taotie
4年前更新
155次阅读
关注
使用分立元件手工实现NE555芯片的制作
相信很多小伙伴在上学的时候，都学过《数字电子技术》这门专业基础课。而在这里面，有一个非常经典的芯片，那就是555定时器。记...
+21
FPGA常见问题
评分
回复
分享
Mr_taotie
4年前更新
46次阅读
关注
理解Vitis HLS默认行为
相比于Vivado HLS，Vitis HLS更加智能化，这体现在Vitis HLS可以自动探测C/C++代码中可并行执行地部分而无需人工干预添加pragma...
+3
Xilinx-AMD
评分
回复
分享
NightBear
4年前更新
55次阅读
关注
如何提高FPGA的工作频率
对于设计者来说，我们当然希望我们设计的电路的工作频率（在这里如无特别说明，工作频率指FPGA片内的工作频率）尽量高。我们也经常听说用资源换速度，用流水的方式可以提高工作频率，这确实是一个很重要的方法，今天我想进一步去分析该如何提高电路的工...
FPGA常见问题
评分
回复
分享
yuanxiaowa
3年前更新
45次阅读
关注
Altera FPGA／CPLD设计 基础篇 高级篇(第2版）及光盘下载
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
4
分享
Poison
4年前更新
150次阅读
关注
【FPGA】相比CPU、GPU、ASIC，FPGA还有没有生命力？
最近几年，FPGA这个概念越来越多地出现。例如，比特币挖矿，就有使用基于FPGA的矿机。还有，之前微软表示，将在数据中心里，使用...
+26
FPGA新闻资讯
1
回复
分享
Poison
2年前更新
1096次阅读
关注
Synopsys Cadence 最新EDA软件分享，含VCS DC DVE Verdi Spyglass Hspice ICC2 PT Libcompiler Synplify Coretools Fm indago XCELIUMMAIN INNOVUS 等
该帖子部分内容已隐藏
付费阅读
已售 23
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
1
33
分享
Poison
3年前更新
56次阅读
关注
AMD发布Xilinx FPGA芯片涨价函，最高涨25%！
1、供应链称AMD已通知涨价11月22日业界消息传出，AMD向经销商发送了一封涨价函。来源：供应链从文件内容来看，AMD在通知中表示...
FPGA新闻资讯
评分
回复
分享
Airkids_zz
4年前更新
29次阅读
关注
在配置FPGA器件时的常见问题及其解决方法
FPGA器件配置方式分三大类：主动配置、被动配置和JTAG配置。主动配置：由FPGA器件引导配置操作过程。被动配置：由计算机或控制器控制配置过程。上电后，控制器件或主控器把存储在外部存储器中的数据送入FPGA器件内，配置完成之后将对器件I/O和寄存器进行初...
FPGA常见问题
评分
回复
分享
Airkids_zz
4年前更新
89次阅读
关注
一个思路： 缩短MultiBoot流程中的回跳 (Fallback) 时间
作者：Ivy Guo，AMD 赛灵思开发者
MultiBoot是FPGA远程更新配置文件时一种非常普遍的应用 ——为了确保安全，我们通常需要安排一...
Xilinx-AMD
评分
回复
分享
xiemenga11
4年前更新
33次阅读
关注
解析丨英特尔® Agilex™ D系列FPGA和SoC适用于中端FPGA应用
在硅谷举办的英特尔 On 技术创新峰会上，英特尔宣布推出英特尔® Agilex™ D 系列 FPGA 和 SoC。这些产品非常适合需要更高性能...
FPGA新闻资讯
评分
回复
分享
yang9527
3年前更新
3139次阅读
关注
Synopsys2020及以上版本安装方法
该帖子部分内容已隐藏
付费阅读
已售 67
3
积分
登录购买
此内容为付费阅读，请付费后查看
Anlogic-安路
7
20
分享
Zack
3年前更新
494次阅读
关注
瑞芯微RV1126实现视频采集和人脸识别并进行显示
摘要：一个Linux人脸识别小项目，可以拿过来来练练手。使用瑞芯微RV1126核心板通过瑞芯微API进行视频采集并进行人脸识别，并输出...
+38
Rockchip-瑞芯微
评分
回复
分享
朱宝军
4年前发布
55次阅读
关注
提问
verilog inout类型变量多分支赋值问题
在日常设计中常常遇见数据总线连接多个设备，比如数据总线共连接三个设备，在满足条件1时候读写设备1的数据，在满足条件2的时候，读写设备2的数据，在满足条件3时候，读写设备3数据。但是在顶层，如何连接数据总线则成了一个问题。
为了简化例程，我写了两...
FPGA常见问题
评分
3
分享
yang9527
4年前更新
36次阅读
关注
安路科技携硬核FPGA产品矩阵精彩亮相IC China 2022
ICChina11月17-19日，第二十届中国国际半导体博览会（ICChina2022）在合肥滨湖国际会展中心顺利召开，安路科技携旗下硬核产品...
+7
FPGA新闻资讯
评分
回复
分享
上一页
1
…
44
45
46
47
48
…
1068
下一页
跳转
HI！请登录
登录
注册
标签云
赛灵思
莱迪思
英特尔/阿尔特拉
激光雷达
安路TD教程
Zynq-7000
xilinx
SoCs
Simulation
SDRAM
Routing
Quartus_Prime_Standard
Quartus_Prime_Pro
Quartus_Prime
Quartus_II
QUARTUS
Programming
PCIe
PCI
OpenCL
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
